SU1250980A1 - Многоканальное устройство дл определени знака разности фаз - Google Patents

Abstract

Изобретение может быть использовано в измерительных приборах.и системах. Цель изобретени  - повышение надежности - достигаетс  за счет сокращени  схемных элементов и повышени  точности путем обеспечени  устойчивости выходного сигнала к воздействию помех. Устройство содер а т генератор 1 импульсов, счетчики 2-4 импульсов, регистры 5-8, формирова-т тели 9-11, мультиплексоры Т2-15, дешифраторы 16 и 17, сумматор 18,блок 19 преобразовани  кодов, логические элементы (ЛЭ) ШШ 20, ЛЭ ШЩ-НЕ 21, ЛЭ И 22, группы D-триггеров 23, 24 и 25. и п каналов, каждый из которых включает регистры 5 и 6 и формирователи 10 и 11. Увеличение количестг :. ва каналов не влечет за собой пропорционального роста объема аппаратуры и веро тности отказов и обеспечивает устойчивость выходных сигналов при воздействии помех. 1 ил. СО Лг./

Description

Изобретение относитс  к измерительной технике и может быть использовано в измерительных приборах и системах.

Целью изобретени   вл етс  повышение надежности за счет сокращени  аппаратурных затрат и повышение точности путем обеспечени  устойчивости выходного сигнала при воздействии помех.

На чертеже представлена блок-схема предложенного устройства.

Устройство содержит генератор 1 импульсов, счетчики 2, 3 и 4 импульсов , регистры 5-8, формирователи 9, 10 и 11 импульсов, мультиплексоры 12 - 15, дешифраторы 16 и 17,сумматор 18, блок 19 преобразовани  кодов , элементы ИЛИ 20, ИЛИ-НЕ 21 и И 22, а также группы В-триггеров 23, 24 и 25 и п каналов 26, каждый из которых включает регистры 5 и 6 и формирователи 10 и 11. Выход генератора 1 импульсов соединен с тактовым входом счетчика 2 импульсов, установочный вход которого соединен с вьгходом формировател  9 импульсов, соединенного первым входом с первой входной клеммой устройства, а вторым - с вьгходом генератора 1 импульсов , и в каждом канале регистра 5 и 6, информационные входы которых соединены с выходами счетчика 2 импульсов , а тактовые входы соединены с выходами формирователей 10 и 11 импульсов, соединенных первыми входами с второй и третьей соответственно группами входных клемм устройства а вторыми входами подключенных к выходу генератора 1 импульсов, выходы регистров 5 и 6 каждого канала соединены с информационными входами мультиплексоров 12 и 13 соответственно , выходы которых соединены с первыми и вторыми соответственно группами информационных входов мультиплексоров 14 и 15, выходы мультиплексоров 14 соединены с информационными входами регистра 7, выходы которого соединены с первыми входами сумматора 18, подключенного вторьвчи входами через блок 19 преобразовани  кодов к выходам мультиплексора 15, треть  группа информационных входов которого соединена с третьей группой входов мультиплексора 14 и подключена к выходам регистра 8, соединенног информационными входами с первьми вы

, о 25

509802

ходами сумматора 18, второй выход которого соединен с информационньми входами первой группы D-триггеров 23 и 24, выход триггера 23 соединен с

5 информационными входами второй группы D-триггеров 25, выходы триггеров 24 через элемент ИЛИ-НЕ 21 соединены с первым входом элемента И 22, второй вход которого соединен с тактовым

О входом счетчика 3 импульсов и двенадцатым вьгходом дешифратора -16, а выход соединен с входом стробировани  дешифратора 17, соединенного выходами с тактовыми входами соответствующих

fS D-триггеров 25 второй группы, выходы которых соединены с выходными клеммами устройства. Тактовый вход счетчика 4 подключен к выходу генератора 1 импульсов и соединен с входом строби20 ровани  дешифратора 16, информационные входы которого соединены с управл ющими входами мультиплексоров 14 и

15и выходами счетчика 4 импульсов, информационные входы дешифратора 17 соединены с управл юпцпми входами мультиплексоров 12 и 13 и вьгходами счетчика 3 импульсов, первый, четвертый, шестой и дес тый выходы дешифратора

16через элемент ИЛИ 20 соединены с 30 тактовым входом регистра 7, третий

выход дешифратора 16 соединен с тактовыми входами регистра 8 и триггера 23, тактовые входы D-триггеров 24 подключены к второму, п тому, седь35 мому, восьмому, дев тому и одиннадцатому выходам дешифратора 16,

Четвертин группа входов третьего мультиплексора и четверта  и п та  группа входов четвертого мультиплек Q сора используютс  дл  введени  констант .

Устройство работает следующим образом .

В каждом канале на вторую и третью 45 входные клеммы устройства поступают сигналы, знак разности фаз которых необходимо определить. На первую входную клемму устройства поступает опорный сигнал, задаклдий начало от- 50 счета фазового сдвига. На выходах счетчика 2 устанавливаютс  коды в соответствии с числом импульсов,поступающих на его тактовый вход от генератора 1 после поступлени  на 55 установочный вход импульса сброса от формировател  9. С поступлением импульсов от формирователей 10 и 11 на управл ющие входы регистров 5 и 6

в регистры 5 и 6 ввод тс  кодь1,опре- дел н дие сдвиг по фазе каждого из входных сигналов канала по отношению к опорноъту сигналу. Из-за помех, воздействующих на источники анализируе- мых сигналов, коды в регистрах 5 и 6 в течение периода опорного сигнала могут измен тьс  на единицу млада1его разр да. Если сдвиг по фазе хот  бы одного из анализируемь Х сигналов по отношению к oпopнo fy меньше величины , соответствующей шагу квантова ,2 ,,

ни  (утт / если разность фаз

меньше величины, соответств тощей двум шагам квантовани , знак разности фаз анализируемых сигналов измен етс  с частотой, близкой к частоте опорного сигнала. Дл  предотвращени  высокочастотных колебаний сигналов на выходе устройства используетс  следующий алгоритм формировани  выходного сигнала

1i Х2 i при 1 t ХЗ

2 йХ

у. sign ftX

иначе

У

где Х2, ХЗ - сдвиг по фазе сигналов на втором и третьем соответственно входах устройства по отношению к опорному сигналу; U X - разность фаз входных

сигналов (iX Х2-ХЗ); у, , у. ,- значени  выходного сигнала , полученные в текущем и предьздущем соответственно циклах ана- лиза.

Счетчики (2,3 и 4) измен ют свое состо ние по отрицательному фронту сигнала на тактовом входе,

ПРИ сигнале Логическа  1 на стробирующем входе дешифратора (16, 17) на одном из выходов, определ емом кодом на информационных входах, формируетс  сигнал Логическа  1.

На четвертой группе информационных входов мультиплексора 14 установлен код числа (2 - 2), на четвертой и п той группах входов мультиплексора 15 установлены коды чисел 1 и 2 соответственно .

Блок 19 преобразовани  кодов представл ет собой комбинационную логическую схему на базе программируемог

s О

5 0

5

0

5

посто нного запомика}ошего устройства, преобразующую коды чисел на входе в дополнительные коды этих чисел на выходе.

Последовательность подключени  каналов дл  обработки информации определ етс  состо нием счетчика 3, При этом к входам мультиплексоров 14, 15 через мультиплексоры 12, 13 подключаютс  выходы регистров 5, 6 соответствующего канала устройства.Цикл анализа входного сигнала одного канала состоит из двенадцати тактов. Каждому такту соответствует определенный код счетчика 4.

Такт 1. На входы регистра 7 через мультип-пексор 14 поступает код Х2 соответствующего канала устройства; на первом выходе дешифратора 16 формируетс  импульс Логическа  1, код Х2 записываетс  в регистр 7.

Такт 2. На вторые входа .сумматора 18 через мультиплексор 15 и блок 19 преобразовани  кодов поступает код числа (-1), на втором выходе сумматора 18 формируетс  сцгнал переноса (с уровнем Логический О при Х2-1, и с уровнем Логическа  1 при )j на втором выходе дешифратора 16 формируетс  импульс Логическа  1, сиг нал переноса записьшаетс  в соответ- ствуюпщй триггер 24.

Такт 3. На вторые входы сумматора 18 поступает код ХЭ соответствуи цего канала устройства, на первых выходах сумматора 18 фopмj pyeтc  код (Х2-ХЗ), на втором выходе формируетс  сигнал переноса; на третьем выходе дешифратора 16 формируетс  импулЬс Логическа  f, в регистр 8 записьшаетс  код (Х2-ХЗ), в триггер 23 - сигнал переноса .

Такт 4. На входы регистра 7 посту- пает код ХЗ, на четвертом выходе дешифратора 16 формируетс  импульс Логическа  1, код ХЗ записьшаетс  в регистр 7.

Такт 5. На вторые входы сумматора 18 поступает код числа (-1), на втором выходе сумматора 18 формируетс  сигнал переноса; на п том выходе дешифратора 16 формируетс  импульс Логическа  1, сигнал переноса записываетс  в соответствук ций триггер 24.

Такт 6. На входы регистра 7 поступает код числа (), на шестом выходе дешифратора 16 формируетс  им-

пульс Логическа  1, код числа

() вводитс  Б регистр 7,

Такт 7. На вторые вход. суммй- тора 18 поступает код (-Х2), на втором выходе cyMjviaTopa 18 формируетс  сигнал переноса; на седьмом вьЕкоде дешифратора 16 формируетс  импульс Логическа  1, сигнал переноса записываетс  в соответствующ} й триг .г«р 24„

Такт 8, На вторые входы суг-шатора 18 поступает код ),, на втором выходе сумматора 18 формируетс  сигнал переносаI на восьмом выходе дешифратора 16 формируетс , импульс Логическа  1, сигнал,переноса записываетс  в соответствующий триггер 24,

Такт 9, На вторые входы су1-{матора 18 поступает код (Х2 - ХЗ)., на втором выходе сумматора 18 формируетс  сигнал переноса; на дев том выходе дешифратора 16 формируетс  импульс Логическа  I, сигнал переноса за- письшаетс  в соответствующий триггер . 24,

Такт 10, На входы регистра 7 поступает код (), не дес том выходе дешифратора 16 формируетс  импульс Логическа  ., код (Х2-ХЗ) записьшаетс  в регистр 7«

Такт 11. На вторые входь:- суг-шато- ра 18 поступает код числа У-} на втором выходе сумматора 18 формирует с  сигнал переноса; на одиннадцатом выходе дешифратора 16 формируетс  им пульс Логическа  сигнал переноса записьшаетс  в соответствующий триггер 24,

Такт 12. На вход элемента И 22 от элемента ИЛИ-НЕ 21 поступает сиг- нап Логическа  Г ., всех триггерах 24 записакь; Логические С т.е« вьтолнено л словие

12509806

бь В ОДНОМ ИЗ триггеров 24 записана Логическа  1, на вход элемента И 22 от элемента ИЛИ-НЕ 21 поступает сигнал Логический О, на стробирующем 5 входе дешифратора 17 Логический О, в соответствующем триггере 25 остаетс  сигнал, записанный в предыдущем цикле анализа), т.е. У.,. По отрицательному фронту импульса Логическа  to 1 на двенадцатом выходе дешифратора 16 измен етс  состо ние счетчика 3 и начинаетс  цикл анализа входных сигналов другого канала устройства, ,

15

20

25

30

35

Таким образом, предложенное устройство -позвол ет выполнить последо- ,вательную обработку входных сигналов 2 каналов (т - число разр дов счетчика 3) и обеспечивает устойчивость сигналов.иа выходах. При этом повышаетс  надежность за счет сокращени  аппаратурных затрат, так как уве-- личение количества каналов в устройстве не влечет за собой пропорцио- HaJibHoro роста объема аппаратуры и веро тности отказов, и обеспечиваетс  устойчивость выходньЕХ сигналов при воздействии помех.

Формула

и

обретени 

Многоканальное устройство ,.  определени  знака pasKocTH фаз, содер- Л :ащее сумматорj генератор импульсов, вькод которого соединен с тактовым входом первого счетчика импульсов, соединенного установочным входом с первого формировател  импульсов , вход которого соединен с первой входной клеммой устройства, п каналов J каждый из которых включает первый и второй регистрЫл информационные входы которых соединены с вьгхода- мн первого счетчика импульсов, а тактовые входы - с выходами второго и третьего формирователей импульсов, соединенных входами с второй и третьей входными клеммами устройства, о т- л И ч а ю щ е е с   тем, что, с цель(о п.овьшени  надежности за счет сокращени  аппаратурных затрат к обеспечени  точности путем устойчивости выходного сигнала при воздействии помех , в него введены четыре мультйплек- со)эа, блок преобразовани  кодов, перва  и втора  группы D-триггеров, два де.лифратора, элементы И, ИЛИ и ИЛЙ-НЕ, второй и третий счетчики импульсов и третий и четвертый регистры при чтом

& Х2 ХЗ йХ

52

2 - 2.

на двенадцатом выходе дешифратора

16формируетс  импульс Логическа  1, на стробирующий вход дешифратора

17от элемента И 22 поступает Логическа  1, на соответствующем выходе дешифратора 17 формируетс  импульс Логическа  1, в соответствующий триггер 25 записываетс  сигнал с выхода триггера 23, т.е. у , Если хот 

Таким образом, предложенное устройство -позвол ет выполнить последо- вательную обработку входных сигналов 2 каналов (т - число разр дов счетчика 3) и обеспечивает устойчивость сигналов.иа выходах. При этом повышаетс  надежность за счет сокращени  аппаратурных затрат, так как уве-- личение количества каналов в устройстве не влечет за собой пропорцио- HaJibHoro роста объема аппаратуры и веро тности отказов, и обеспечиваетс  устойчивость выходньЕХ сигналов при воздействии помех.

30

Формула

и

обретени 

5

5

Многоканальное устройство ,.  определени  знака pasKocTH фаз, содер- Л :ащее сумматорj генератор импульсов, вькод которого соединен с тактовым входом первого счетчика импульсов, соединенного установочным входом с первого формировател  импульсов , вход которого соединен с первой входной клеммой устройства, п каналов J каждый из которых включает первый и второй регистрЫл информационные входы которых соединены с вьгхода- мн первого счетчика импульсов, а тактовые входы - с выходами второго и третьего формирователей импульсов, соединенных входами с второй и третьей входными клеммами устройства, о т- л И ч а ю щ е е с   тем, что, с цель(о п.овьшени  надежности за счет сокращени  аппаратурных затрат к обеспечени  точности путем устойчивости выходного сигнала при воздействии помех , в него введены четыре мультйплек- со)эа, блок преобразовани  кодов, перва  и втора  группы D-триггеров, два де.лифратора, элементы И, ИЛИ и ИЛЙ-НЕ, второй и третий счетчики импульсов и третий и четвертый регистры при чтом

выходы первьпс и вторых регистров каждого канала соединены с информацион ными входами соответственно первого второго мультиплексоров, выходы которых соединены соответственно с пер выми и вторыми группами информационных входов третьего и четвертого мультиплексоров, выхода третьего мултиплексора соединены с информационными входами третьего регистра, вькоды которого соединены с первыми входами сумматора, подключенного вторыми входами через преобразователь кодов к выходам четвертого мультиплексора, треть  группа информцационных входов которого соединена с третьей группой входов третьего мультиплексора и выходами четвертого регистра, соединенного информационны ш входами с первыми выходами сумматора, второй вы- ход которого соединен с информационными входами первой группы D-тригге- ров, выход первого D-триггера первой группы соединен с информационными входами второй группы D-триггеров, выходы остальных шести триггеров первой группы через элемент ИЛИ-НЁ соединены с первым входом элемента И, второй вход которого соединен с тактовым входом второго счетчика импуль- сов и двенадцатым выходом первого деРедактор М. Келемеш Заказ А405/Л1

Составитель М, Катанова

Техред Л.Сердюкова Корректор И. Муска

Тираж 728Подписное

ВНИИШ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , А

шифратора, а выход соединен с входом стробировани  второго дешифратора, соединенного выходами с тактовыми входами соответствующих триггеров второй группы, выходы которых соединены с выходными клеммами устройства, тактовый вход третьего счетчика соединен с выходом генератора импульсов, вторыми входами первого, второго и третьего формирователей импульсов и входом стробировани  первого дешифратора, информационные входы которого соединены с управл ющими входами третьего и четвертого мультиплексоров и выходами третьего счетчика импульсов, информационные входы второго дешифратора соединены с управл ющими входами первого и второго мультгтлексоров и выходами второго счетчика импульсов, при этом первый, четвертый, шестой и дес тый выходы первого дешифратора через элемент ИЛИ соединены с тактовым входом третьего регистра, третий выход первого дешифратора соединен с тактовыми входами четвертого регистра и первого триггера первой группы, а тактовые входы остальных триггеров первой группы соединены соответственно с вторым, п тым, седьмым, восьмым, дев тым и одиннадцатым выходами первого дешифратора.

Claims (1)

1. Формула изобретения

   Многоканальное устройство для определения знака разности фаз, содержащее сумматор, генератор импульсов, выход которого соединен с тактовым входом первого счетчика импульсов, соединенного установочным входом с выходом первого формирователя импульсов, вход которого соединен с первой входной клеммой устройства, η каналов , каждый из которых включает первый и второй регистры, информационные входы которых соединены с выходами первого счетчика импульсов, а тактовые входы - с выходами второго и третьего формирователей импульсов, соединенных входами с второй и третьей входными клеммами устройства, о тл и· чающееся тем, что, с целью повышения надежности за счет сокращения аппаратурных затрат и обеспечения точности путем, устойчивости выходного сигнала при воздействии помех, в него введены четыре мультиплексора, блок преобразования кодов, первая и вторая группы D-триггеров, два дешифратора, элементы И, ИЛИ и ИЛИ-НЕ, второй и третий счетчики импульсов и третий и четвертый регистры, при этом

   Ί выходы первых и вторых регистров каждого канала соединены с информационными входами соответственно первого и второго мультиплексоров, выходы которых соединены соответственно с пер- 5 выми и вторыми группами информационных входов третьего и четвертого мультиплексоров, выхода третьего мультиплексора соединены с информационными входами третьего регистра, выходы 10 которого соединены с первыми входами сумматора, подключенного вторыми входами через преобразователь кодов к выходам четвертого мультиплексора, третья группа информцационных входов 15 которого соединена с третьей группой входов третьего мультиплексора и выходами четвертого регистра, соединенного информационным! входами с первыми выходами сумматора, второй вы- 20 ход которого соединен с информационными входами первой группы ©-триггеров, выход первого D-триггера первой группы соединен с информационными входами второй группы D-триггеров, 25 выхода остальных шести триггеров первой группы через элемент ИЛИ-HE соединены с первым входом элемента И, второй вход которого соединен с тактовым входом второго счетчика импульсов и двенадцатым выходом первого де шифратора, а выход соединен с входом стробирования второго дешифратора, , соединенного выходами с тактовыми входами соответствующих триггеров второй группы, выходы которых соединены с выходными клеммами устройства, тактовый вход третьего счетчика соединен с выходом генератора импульсов, вторыми входами первого, второго и третьего формирователей импульсов и входом стробирования первого дешифратора, информационные входы которого соединены с управляющими входами третьего и четвертого мультиплексоров и выходами третьего счетчика импульсов, информационные входы второго дешифратора соединены с управляющими входами первого и второго мультиплексоров и выходами второго счетчика импульсов, при этом первый, четвертый, шестой и десятый выходы первого дешифратора через элемент ИЛИ соединены с тактовым входом третьего регистра, третий выход первого дешифратора соединен с тактовыми входами четвертого регистра и первого триггера первой группы, а тактовые входы остальных триггеров первой группы соединены соответственно с вторым, пятым, седьмым, восьмым, девятым и одиннадцатым выходами первого дешифратора.