SU978370A2 - Устройство дл определени достоверности передачи бинарной информации - Google Patents

Устройство дл определени достоверности передачи бинарной информации Download PDF

Info

Publication number
SU978370A2
SU978370A2 SU813307838A SU3307838A SU978370A2 SU 978370 A2 SU978370 A2 SU 978370A2 SU 813307838 A SU813307838 A SU 813307838A SU 3307838 A SU3307838 A SU 3307838A SU 978370 A2 SU978370 A2 SU 978370A2
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
key
trigger
shift register
Prior art date
Application number
SU813307838A
Other languages
English (en)
Inventor
Валерий Александрович Краснянский
Виктор Георгиевич Плотников
Original Assignee
Предприятие П/Я Г-4492
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4492 filed Critical Предприятие П/Я Г-4492
Priority to SU813307838A priority Critical patent/SU978370A2/ru
Application granted granted Critical
Publication of SU978370A2 publication Critical patent/SU978370A2/ru

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

1
Изобретение относитс  к технике из мерений при передаче бинарной информации .
По основному авт. св. № 422111 известно устройство дл  определени  достоверности передачи бинарной информашш , содержащее входной блок, подключен- ный к блоку сравнени  и блоку синхрони загшн , выход которого подключен к одному входу блока сравнени  через формиро- . ватель импульсов, а к другому - через датчик испытательного текста, состо5ший из регистра сдвига с полусумматррами в цепи обратной св зи, выход казвдого разр да регистра сдвига через дешифра- 5 тор кодовых комбинаций подключен к соответствующему счетчику кодовых комбинаций , причем к управл ющему входу дещифратора кодовых комбинаций подключен выход блока сравнени  Ij .20
Однако известное устройство не позвол ет обеспечить быструю установку фазы.
Цель изобретени  - сокращение времени определени  достоверности путем уменьщени  времени фазировани  по циклу.

Claims (1)

  1. Дл  достижени  указанной цели ус- ройство дл  определени  достоверности передачи бинарной информации введены счетчик импульсов, триггер, элемент ИЛИ, ключ и дополнительный ключ, включенный на входе регистра сдвига датчика испытательного текста, первый вход которого соединен с выходом полусумматоров в цепи обратной св зи регистра сдвига, второй вход - с выходом входного блока, а управл ющий вход подключен к первому выходу триггера, один вход которого через счетчик импульсов соединен с выходом блока сравнени , а другой ВХОД подключен к входу сброса счетчика импульсов, объединенному с выходом ключа, первый вход которого через элемент ИЛИ соединен с выходами дешифратора кодовых комбинаций, второй вход - с од1шм из выходов дещнфратора кодовых комбшшций, а управл ющий вкод подключен к второму Bbtsofly триггера. На чертеже изображена структурна  электрическа  схема предлагаемого устройства ., Устройство содержит входной блок 1, блок 2 сравнени , блок 3 синхронизации, формирователь 4 импульсов, датчик 5 . испытательного текста, содерлсащий регистф 6 сдвига и полусумматоры 7, дешифратор 8 кодовых комбинаций, счетчи- ки 9 кодовьпс комбинаций, юхюч 10, триггер 11, счетчшс 12 импульсоь, ключ 13, элеме)1Т ИЛИ 14. Устройство работает следующим образом , Перед началом измерений триггер 11 с установочными входами находитс  в состо нии, при котором ключ 10 замыкает вход регистра 6 сдвига с выходом входного блока 1, а ключ 13 замыкает вход Tpicrrepa 11, подключенный к шине сброса счетчика 12 импульсов, с выходом элемента ИЛИ 14, В режиме измерени  достоверности испытательный текст, прин тый из канал св зи вхо,цным блоком 1, через ключ, а 10 поступает на вход регистра 6 сдвига . При продвшкении испытательного тек та в регистре 6 сдвига перва  кодова  комбинаци , вьщеленна  дешифратором 8 кодовых комбинаций, через элеме ет ИЛИ 14 и ключ 13 перебрасьшают триггер 11 с установочньми входами в состо ние , при котором ключ 10 замьжает вход регистра 6 сдвига с выходом полусумматоров 7 в цепи обратной св зи, а ключ 13 замьпшет вход триггера 11, подключенный к шине сброса счетчи1са 12 импульсов, с одним из выходов дешифратора 8 кодовых комбинаций. При этом датчик 5 испытательного текста вьфабатывает местный текст, -синфазный по циклу с принимаемым. Блок 2 сравнени  осуществл ет поэлементное сравнение принимаемого и местного текстов методом стробировани . Необходимые при этом 1сороткие импульсы образуютс  формирователем 4 импульсов. Поэлементное фазирование принимаемых и местных ком с бинаций обеспечиваетс  блоком 3 синхро низации. При расфазировании по циклу местног и принимаемого испытательных текстов на выходе счетчика 12 импульсов с коэффитиентом счета К,- - , где Р период датчика 5 испытательного текста, образуетс  импульс, который перебрасывает триггер 11 с установочными входами в исходное состо ние. Чтобы в процессе измерени  достоверности счетчик 12 импульсов не переполн етс , он в каждом цикле работы датчика 5 испытательного текста сбрасываетс  на нуль «мйульсом с одаюго из выходов дешифратора 8 кодовых комбинашки через 1СЛЮЧ 13. Использование изобретени  позвол ет сушественпо сократить врем  фазировани  по циклу устройства дл  достоверности передачи бинарной информации при одновременном упрощении блока с$шхрониза- ции. Формула изо-бретени  Устройство дл  определени  достоверности передачи бинарной информации по авт. св. № 422111. отличающеес  тем, что, с целью сокраще1ш  време1ш определени  достоверности путем уменьшени  времени фазировани  до циклу, в него введены счетчик импульсов , триггер, элемент ИЛИ, ключ и дополнительный кточ, включенный на входе регистра сдвига датчика испытательного текста, первьш вход которого соединен с выходом полусумматоров в цепи обратной св зи регистра сдвига, второй вход с выходом входного блока, а управл ющий вход подключен к первому выхо,цу триггера, один вход которого через счетчик импульсов соединен с выходом блока сравнени , а другой вход подалючен к входу сброса счетчика импульсов, объединенному с выходом ключа, первый вход которого через элемент ИЛИсоединен с выходами дешифратора кодовых комбшшций второй вход - с од1щм из выходов дешифратора кодовых комбинаций, а управл ющий вход подключен к второму выходу триггера. Источники информации, прин тые во внимание при экспертизе 1. Авторское сви,цетельство СССР № 422111, кл. Н О4 В 3/46, 1972 (прототип).
SU813307838A 1981-06-19 1981-06-19 Устройство дл определени достоверности передачи бинарной информации SU978370A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813307838A SU978370A2 (ru) 1981-06-19 1981-06-19 Устройство дл определени достоверности передачи бинарной информации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813307838A SU978370A2 (ru) 1981-06-19 1981-06-19 Устройство дл определени достоверности передачи бинарной информации

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU422111 Addition

Publications (1)

Publication Number Publication Date
SU978370A2 true SU978370A2 (ru) 1982-11-30

Family

ID=20965586

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813307838A SU978370A2 (ru) 1981-06-19 1981-06-19 Устройство дл определени достоверности передачи бинарной информации

Country Status (1)

Country Link
SU (1) SU978370A2 (ru)

Similar Documents

Publication Publication Date Title
SU978370A2 (ru) Устройство дл определени достоверности передачи бинарной информации
GB1501279A (en) N scale counter
SU788026A1 (ru) Цифровой фазометр дл измерени среднего значени сдвига фаз
SU946000A1 (ru) Устройство масштабировани
SU834830A1 (ru) Генератор пр моугольных импульсов
SU756304A1 (ru) Цифровой частотомер
SU760420A1 (ru) Умножитель частоты следования импульсов 1
SU1250980A1 (ru) Многоканальное устройство дл определени знака разности фаз
SU790344A1 (ru) Умножитель частоты следовани импульсов
SU842770A1 (ru) Устройство дл ввода информацииС КлАВиАТуРы
SU836756A1 (ru) Устройство дл умножени частотыСлЕдОВАНи иМпульСОВ
SU1541646A1 (ru) Устройство дл сжати информации
SU942001A1 (ru) Устройство дл сортировки чисел
SU451962A2 (ru) Цифровой чистотомер
SU824178A1 (ru) Генератор потоков случайных событий
SU748271A1 (ru) Цифровой частотомер
SU938196A1 (ru) Фазосдвигающее устройство
SU801289A1 (ru) Устройство фазировани по цик-лАМ
SU935938A1 (ru) Устройство дл ввода информации
SU447635A1 (ru) Цифровой частомер
SU993456A1 (ru) Устройство дл синхронизации
SU554632A1 (ru) Устройство автоматического определени коэффициента ошибок
SU708295A1 (ru) Измеритель временных интервалов
SU966891A1 (ru) Преобразователь напр жение-код с автомасштабированием
SU687407A1 (ru) Цифровой частотомер