SU1541646A1 - Устройство дл сжати информации - Google Patents
Устройство дл сжати информации Download PDFInfo
- Publication number
- SU1541646A1 SU1541646A1 SU884431266A SU4431266A SU1541646A1 SU 1541646 A1 SU1541646 A1 SU 1541646A1 SU 884431266 A SU884431266 A SU 884431266A SU 4431266 A SU4431266 A SU 4431266A SU 1541646 A1 SU1541646 A1 SU 1541646A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- unit
- counting
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Изобретение относитс к вычислительной технике, технике средств св зи и может быть использовано дл сокращени избыточности обрабатываемой, запоминаемой и передаваемой по каналам св зи информации, имеющей координаты по значению и времени. Повышение информативности и помехозащищенности обеспечиваетс введением преобразовател временных интервалов, счетного блока и организацией новых св зей, позвол ющих формировать посто нную апертуру допуска на отклонение линейных участков сжимаемого сигнала от аппроксимирующей пр мой. Устройство содержит блок 1 пам ти, блок 2 сравнени , блок 3 ключей, блок 4 определени смены знака приращени , счетный блок 5, преобразователь 6 временных интервалов. 3 з.п.ф-лы, 9 ил.
Description
СЛ
4
О Ј ОЭ
Фиг.1
Изобретение относитс к вычислительной технике, технике св зи и предназначено дл сокращени избыточности обрабатываемой, запоминаемой и передаваемой по каналам св -зи информации , имеющей координаты по значению и времени
Целью изобретени вл етс повышение информативности и помехозащищенности устройства.
На фиг. 1 представлена блок-схема устройства; на фиг. 2 - схема блока определени смены знака приращени ; на фиг. 3 - схема преобразовател временных интервалов; на фиг. 4 - схема счетного блока{ на фиг. 5-7 - временные диаграммы отдельных блоков на фиг. 8 и 9 - временные диаграммы устройства.
Устройство содержит (фиг. 1) блок 1 пам ти, блок 2 сравнени , блок 3 ключей, блок 4 определени смены знака приращени , счетный блок 5 и преобразователь 6 временных интервалов .
Блок 4 определени смены знака приращени (фиг. 2) содержит RS-триг- гер 7, D-триггеры 8 и 9, элемент ИЛИ 10 и элемент 11 задержки.
Преобразователь 6 временных интер- /валов содержит (фиг. 3) элементы 2ИЛИ-2И 12, И 13-16, ИЛИ 17 и 18, счетный триггер 19, счетчики 20 и 21 элемент 22 сравнени и элемент 23 задержки.
Счетный блок 5 содержит (фиг. 4) элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 24 и И 25, реверсивный счетчик 26.
Устройство дл сжати информации работает следующим образом.
При подаче импульса на вход уста-. новки устройства в блоке 1 запоминаетс выборка (например, выборка 1 на фиг. 9) и устройство устанавливаетс в исходное состо ние, которому соответствует нулевое состо ние D-триггеров 8 и 9, единичное состо ние счетного триггера 19, нулевое состо ние счетчиков 20 и 21, на выходе реверсивного счетчика 26 - двоично-дес тичный код числа 3.
Разность текущей и запомненной величин входного сигнала сравниваетс в блоке 2 сравнени с апертурой Ј , а счетчик 20 заполн етс тактовыми импульсами (с входа синхронизации устройства) до тех пор, пока разность в блоке 2 не выйдет за гра0
ницу +Ј(-Ј), после чего блок 2 подает импульс положительной пол рности на первый вход блока 4 определени
смены знака приращени и на второй вход блока 1, где запоминаетс выборка 2 (фиг. 9), на четвертый вход преобразовател 6, а также на первый вход счетного блока 5. Если состо кие RS-триггера 7 не изменитс , то сигнала на выходе блока 4 не.т. При совпадении импульса на первом и уровн логической единицы на втором или на третьем входах элемента 2ИЛИ-2И 12
5 переключаетс счетный триггер 19,
сбрасываетс счетчик 21, который начинает заполн тьс тактовыми импульсами , а блок 3 ключей по сигналу с преобразовател 6 подает информацию о входном аналоговом сигнале на выход устройства. По сигналу с блока 2 состо ние реверсивного счетчика 26 уменьшаетс на единицу. Этим завершаетс цикл измерений (фиг. 9).
5 Далее счетный блок 5 определ ет разность числа импульсов, поступивших с преобразовател 6 (когда элемент сравнени установит равенство кодов на выходах счетчиков 20 и 21), и числа импульсов, поступивших с блока 2 (когда входной сигнал измен лс на апертуру). Это происходит следующим образом. Сигнал с третьего выхода преобразовател 6 поступает на вход управлени реверсом счетчика
5 26 и на второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 24, а через врем задержки элемента 24 - на тактовый вход i
счетчика 26, увеличива его содержимое на единицу. Сигнал с блока поступает на первый вход элемента 24 и далее на тактовый вход счетчика 26, уменьша его содержимое на единицу. При совпадении равных по длительности импульсов на входах элемента 24 содержимое счетчика 26 не измен етс .
Выборка признаетс существенной, устройство возвращаетс в исходное состо ние, в счетчик 20 записываетс новое значение интервала времени на место старого и цикл работы повтор етс при выполнении следующих трех условий.
Условие а). Если содержимое счетчика 26 становитс равным единице, 5 например, после выборки 3 (фиг. 9), то на первый вход преобразовател 6 подаетс уровень логической единицы, который разрешает прохождение сигна0
0
5
0
ла с четвертого входа преобразовате л 6 (выборка 5, фиг. 9) на счетный триггер 19 (который переключаетс в единичное состо ние),, блок 3 ключей и на второй вход счетного блока 5.
Условие б). Если содержимое счетчика 26 становитс равным 4, то счетный блок 5 прдает сигнал на третий вход блока 1, где запоминаетс нова выборка (в данном случае это выборка 10, фиг. 9), и второй вход преобразовател 6, где переключаетс в единичное состо ние триггер 19 и подаетс сигнал на вторые входы блока 3 ключей и счетного блока 5.
Условие в). Если знак приращени измен етс (выборка 11, фиг. 9), это проводит к переключению триггера 7, то зафиксируетс в триггере 8 (или 9 который устанавливает в нулевое состо ние через врем задержки элемента 11. Импульс с выхода блока 4 поступает на третий вход преобразовател 6, где устанавливаетс в единичное состо ние триггер 19 и подаетс , сигнал на вторые входы блока 3 ключей и счетного блока 5.
При начальной установке устройства в исходное состо ние могут быть ситуации, когда содержимое счетчиков 20 и 21 отличаетс от нулевого. Тогда на третий вход счетного блока 5 поступает импульсы, интервал времени между которыми не соответствует истинному значению Тьг . Это приводит к выполнению услови а или б существенности выборки, после чего устройство входит в нормальный режим работы .
Использование новых элементов - счетного блока и преобразовател временных интервалов выгодно отличает предлагаемое устройство дл сжати информации от прототипа, так как повышаетс его помехозащищенность и при этом нет необходимости ограничивать число п сравнений при сжатии линейных или почти линейных участков сигнала без помех. В результате уве личиваетс коэффициент сжати .
Claims (4)
1. Устройство дл сжати информации , содержащее блок пам ти, первый вход которого объединен с первыми входами бложа сравнени и блока ключей и вл етс первым входом устройства , выход блока ключей вл етс
10
15
20
25
30
35
40
45
50
5
выходом устройства, выход блока пам ти соединен с вторым входом блока сравнени , первый и второй выходы которого соединены соответственно с первым входом блока определени смены знака приращени и вторым входом блока пам ти, отличающеес тем, что, с целью повышени информативности и помехозащищенности устройства, в него введены преобразователь временных интервалов и счетный блок, первый и второй выходы которого соединены соответственно с первым входом преобразовател временных интервалов и вторым входом преобразовател временных интервалов, и третьим входом блока пам ти, четвертый вход которого объединен с вторым входом блока определени смены знака приращени и вл етс вторым входом устройства, выход блока определени смены знака приращени соединен с третьим входом преобразовател временных интервалов, четвертый вход которого объединен с первым входом счетного блока и подключен к второму выходу блока сравнени , п тый вход преобразовател временных интервалов вл етс третьим входом устройства, первый, второй и третий выходы преобразовател временных интервалов соединены соответственно с вторым входом блока ключей, вторым и третьим входами счетного блока.
2.Устройство по п. 1, отличающеес тем, что блок определени смены знака приращени выполнен на RS-триггере, D-триггерах, элементе ИЛИ, шине логической единицы и элементе задержки, выход которого соединен с входами сброса первого и второго D-триггеров, пр мые выходы которых соединены с первым и вторым входами элемента ИЛИ, выход которого соединен с входом элемента задержки и вл етс выходом блока, пр мой и инверсный выходы RS-тригге- ра соединены с тактовыми входами соответственно первого и второго D-триггеров, информационные входы которых подключены к шине логической единице, входы установки и сброса RS-триггера и третий вход элемента ИЛИ вл ютс соответственно первым и вторым входами блока.
3.Устройство по п. 1, о т л и- чающееес тем, что преобразователь временных интервалов выполнен на счетном триггере, счетчиках,
10
15
элементе сравнени , элементах И, элеентах ИЛИ, элементе задержки и элеенте 2ИЛИ-2И, выход которого соединен с первым входом первого элемента ЛИ, выход которого соединен с тактовым входом счетного триггера и первыми входами первого и второго элеентов И и вл етс первым выходом преобразовател , пр мой выход счетно- го триггера соединен с вторым входом ервого элемента И, первым входом третьего элемента И и первым входом элемента 2ИЛИ-2И, инверсный выход счетного триггера соединен с первым входом четвертого элемента И и вторым входом второго элемента И„ выход которого соединен с первым входом второго элемента ИЛИ, выходы третьего элемента И, четвертого элемента И и второго элемента ИЛИ соединены соответственно со счетным входом первого счетчика ,. счетным входом и входом сброса второго счетчика, выходы первого и второго счетчиков сое- 25 динены с соответствующими первыми и вторыми входами элемента сравнени , выход которого через элемент задерж-. ки соединен с вторым входом второго элемента ИЛИ и вл етс третьим выходом преобразовател , выход первого элемента И соединен с входом сброса первого счетчика и вл етс вторым
20
30
5
5
0
0
выходом преобразовател , вход установки счетного триггера и второй вход первого элемента ИЛИ, второй и третий входы элемента 2ИЛИ-2И, вторые входы третьего и четвертого элементов И и третий вход второго элемента ИЛИ вл ютс соответственно третьим, четвертым, первым, п тым и вторым входами преобразовател .
4. Устройство по п.1, о-т л и - чающеес тем, что счетный блок выполнен на реверсивном счетчике , элементе И и элементе ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с тактовым входом реверсивного счетчика , первый и второй выходы которого соединены с одноименными входами элемента И, выход которого и третий выход реверсивного счетчика вл ютс соответственно первым и вторым выходами счетного блока, первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вход параллельной записи реверсивного счетчика и второй вход элемента ИСКЛЮЧАЮОЩЕ ИЛИ и вход управлени реверсом реверсивного счетчика вл ютс соответственно йервым, вторым и третьим входами счетного блока, первый и второй и третий и четвертый информационные входы реверсивного счетчика вл ютс входами соответственно логической единицы и логического нул .
Фм.2
Фм.З
Фи&Ь
U
Вход установки, тройства
Вход преобразовател
вымдэ .ИЛИ 17
Пр мой выход триггера. 19
Выходы счетчика W Выходы счетчика 21
&хо$ сброса счетчика. Z1
Выход преобразователи
Выборка 10
Фиг.Ј
и
Вход устано&м ус/тройства
в код РЈ
Вход 1
Пер&ыи Sxod 5 ока $
8хо С
Яербьш быход 8лока S
fynopou быход блока J
ui
По условию а.
Раг.7
По усАобию 8
Лоусло8ию5
Фиг. 9
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884431266A SU1541646A1 (ru) | 1988-05-26 | 1988-05-26 | Устройство дл сжати информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884431266A SU1541646A1 (ru) | 1988-05-26 | 1988-05-26 | Устройство дл сжати информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1541646A1 true SU1541646A1 (ru) | 1990-02-07 |
Family
ID=21377487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884431266A SU1541646A1 (ru) | 1988-05-26 | 1988-05-26 | Устройство дл сжати информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1541646A1 (ru) |
-
1988
- 1988-05-26 SU SU884431266A patent/SU1541646A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 729613, кл. G 08 С 15/06, 1978. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1541646A1 (ru) | Устройство дл сжати информации | |
US5063576A (en) | Coding and decoding method for asynchronous data signals and an apparatus therefor | |
US4468791A (en) | Method and facility for decoding a biphase-code and application of the method | |
SU1124252A1 (ru) | Устройство дл управлени разгоном и торможением двигател | |
SU1541785A1 (ru) | Устройство дл цикловой синхронизации и декодировани информации | |
SU1478288A1 (ru) | Частотный цифровой дискриминатор | |
SU822120A1 (ru) | Устройство дл сокращени избыточностииНфОРМАции | |
SU978370A2 (ru) | Устройство дл определени достоверности передачи бинарной информации | |
SU1457160A1 (ru) | Управл емый делитель частоты | |
RU1798776C (ru) | Устройство дл ввода информации | |
SU573888A1 (ru) | Устройство дл оперативного контрол каналов св зи | |
SU1270887A1 (ru) | Формирователь разностной частоты импульсных последовательностей | |
SU485392A1 (ru) | Цифровой временной дискриминатор | |
SU1229970A1 (ru) | Устройство дл определени достоверности передачи бинарной информации | |
KR940008244Y1 (ko) | 비식스제트에스(b6zs) 코딩 에러 검출회로 | |
RU1780161C (ru) | Трехальтернативный частотный компаратор | |
SU1598215A1 (ru) | Устройство управлени доступом к общему каналу св зи | |
SU864552A1 (ru) | Адаптивный аналого-цифровой преобразователь | |
SU1109731A1 (ru) | Устройство дл сбора информации от дискретных датчиков | |
SU1474853A1 (ru) | Устройство преобразовани параллельного кода в последовательный | |
SU653743A1 (ru) | Устройство декодировани | |
SU1599997A1 (ru) | Устройство контрол качества дискретного канала св зи | |
SU447849A1 (ru) | Управл емый делитель частоты | |
SU1264206A1 (ru) | Устройство коммутации дл систем многоканального контрол и управлени | |
SU756632A1 (ru) | Преобразователь двоичного кода во временной интервал 1 |