SU1290538A1 - Преобразователь последовательного кода переменной длины в параллельный - Google Patents

Abstract

Изобретение относитс  к цифровой вычислительной технике и.может быть использовано при построении преобразователей, вход щих в состав блоков сопр жени  цифровых устройств с каналами св Эи. Целью изобретени   вл етс  расширение функциональных возможностей за счет введени  контрол  и расширени  области применени  за счет приема кодов переменной длины . Дп  этого устройство содержит сдвиговый регистр 1, генератор 2 импульсов, триггеры 3,4,5, счетчики 6,7,8, элементы 9-13 И, элемент 14 ИДИ, элемент 15 НЕ, элемент 16 2И-. ИЛИ-НЕ, информационный 17, управл ю- 11щй 18, предустановки 19, тактовый 20 входы преобразовател , информационные 21 и управл ющий 22 выходы преобразовател . 1 нл. IC СО о ел 00 00

Description

to

«5

20

Изобретение относитс  к цифровой вычислительной технике и может ыть использовано при построении реобразователей, вход щих в состав локов сопр жени  цифровых устройств 5 с каналами св зи.

Цель изобретени  - расширение ункциональных возможнос тей путем введени  контрол  и расширени  области применени  обеспечением приема кодов переменной длины.

На чертеже показана блок-скема предлагаемого устройства.

Преобразователь содержит сдвиговый регистр 1, генератор 2 импульсов, триггеры 3-5, счетчики 6-8, элементы 9-13, элементы ИЛИ 14, элементы НЕ 15, элементы 2И-ИЛИ-НЕ 16, информационный 17 , управл юишй 1 8, предустановки 19 и тактовый 20 входы преобразовател , информационные 21 и управл ющий 22 выходы преобразовател  .

Устройство работает следующим образом .

С поступлением сигнала предустановки по входу 19 устройство устанавливаетс  в исходное состо ние: триггер 3 сбрасываетс , в результате ,чего нулевой уровень на его выходе переводит счетчики 6 и 7 в состо ние приема данных со своих информационных входов, устанавливаетс  триггер 4 и сбрасываетс  триггер 5. На инверсном выходе переноса счетчика 6 фор- мируютс  сигналы стробировани  данных , поступающих по информационному входу 17 устройства в сдвиговый регистр 1, в серединах периодов битов. Дл  этого на информационных входах счетчика 6, выбранного четырехразр дным , скоммутирован код чисел 7 (01 П), а частота сигналов генера30

40

45

50

тора 2 выбрана равной шестнадцатикратной частоте поступлени  битов. По спаду сигнсша на информационном входе 17 преобразовател , соответствующему поступлению стартового разр да кода, триггер 3 устанавливаетс  и счетчики 6 и 7 переход т в счетный режим. Отсчитав по сигналам генератора 2 восемь импульсов, счетчик 6 принимает значение 15 (1 1 П ) и.в отрицательный полупериод импульса генератора 2 на его выходе переноса устанавливаетс  нулевой уровень. По первому сигналу рчетчика 6 производитс  прием стартового бита в сдвиг о

5

0

0

0

5

0

вый регистр 1. Счетчик 6 продолжает циклически.отсчитывать шестнадцать импульсов с О (0000) до 15 ( 1 П ) и формировать сигналы переноса в серединах следующих битов. С приемом битов прибавл етс  единица к содержимому счетчика 1, Исходное значение счетчика 7 устанавливаетс  в соответствии с длиной принимаемого кода на управл ющих 18 входах преобразовател , подключенных к информационным входам счетчика 7. Дл  N-разр дного кода исходное значение счетчика 7 устанавливаетс  в соответствии с выражением (N+l )-1 , где (N+1 ) - число разр дов с учетом.стартового; k - разр дность счетчика. Таким образом , в момент времени, когда счетчик 7 досчитает до , стартовый и все информационные разр ды прин ты в сдвиговый регистр 1. В случае приема кода разр дностью 2 в сдвиговом регистре t наход тс  только информационные разр ды, а стартовый разр д выдвинут из сдвигового регистра . Дл  кодов меньшей разр дности требуетс  произвести нормализацию прин тох о кода в сдвиговом регистре таким образом, чтобы стартовый разр д выдвинулс  из сдвигового регистра , младший разр д кода установилс  в младшем разр де регистра, а используемые старшие его разр ды заполн лись нул ми. Дополнительные сдвиги производ тс  в течение времени переноса счетчика 7. Сигнал переноса |Счетчика 7 формируетс  при поступлении следующего сигнала переноса счетчика 6 дл  стробировани  контрольного разр да по паритету. Нулевой уровень на выходе переноса счетчика 7 запрещает прохождение сигнала переноса счетчика 6 через элемент 2И-ИЛИ-НЕ 16, устанавливает нулевой уровень на входе элемента И 9 и разрешает прохождение сигналов нормализации с выхода элемента И 12. Число импульсов нормализации определ етс  начальным значением кода счетчика 8. В положительные полупериоды сигналов 1 енера- тора 2 счетчик 8 находитс  в состо нии приема начального значени  кода, поступающего с управл ющих входов 18 устройства на информационные входы счетчика 8. Элемент И 12 закрыт в положительные полупериоды сигнала генератора 2, поступающего па его инверсный вход. В отрицательные полупериоды

сигналов генератора 2 элемент И 12 открыт и тактовые сигналы с входа 20 преобразовател  поступают на. счетный вход счетчика 8 и на вход элемента 2И-ИЛИ-НЕ 16. Прохождение этих сигналов на тактовый вход сдвигового регистра управл етс  сигналом переноса счетчика 7. На информационном входе сдвиговом регистре 1 установлен нулевой уровень, поэтому при нормализации кода неиспользуемые старшие его разр ды заполн ютс  нул ми. Процесс нормализации прекращаетс  при возникновении сигнала переноса на выходе счетчика 8.

По окончании сигнала переноса счетчика 7 (перепад с нулевого уровн  в единичный) устанавливаетс  триггер 5, который блокирует режим сдвигового регистра и разрешает прохож дение сигнала переноса счетчика 6 через элемент И 10. Следуюидай сигнал переноса счетчика 6, формируемый в момент приема первого стоповох о бита проходит через элемент 10 И на выход 22 преобразовател  и может быт использован в качестве стробирующего сигнала передачи данных из сдвигового регистра 1 во внешние схемы. Кроме того, этот же сигнал проходит через элемент ИЛИ 14 и устанавливает преобразователь в исходное состо ние С поступлением следующего стартового сигнала по информационному входу 16 работа устройства возобновл етс .

Достоверность принимаемой информации определ етс  посредством триггера 4 и элемента . И П . Триггер 4 в исходном состо нии установлен. В мо- мент стробировани  стартового бита (первый сигнал переноса счетчика 6) провер етс  состо ние линии св зи, т.е. если на информационном входе 17 устройства и соответственно на второ входе элемента И I1 нулевые уровни, это означает, что имеетс  действительна  стартова  посылка и нет помех на линии св зи. Поэтому на D- входе триггера 4 установлен нулевой уровень. С приходом сигнала переноса счетчика 6 он сбрасываетс  по задне- му фронту сигнала (перепад с нулевого уровн  на единичный). В противном случае триггер 4 не сбрасываетс , на выходе элемента : И П остаетс  единичный .уровень, и сигнал переноса счетчика 6, проход  через элемент

4

Е, приводит устройство в иссосто  1ие .

0

5

-5

О 5

О

0

Claims (1)

1. Формула изобретени 

   Преобразователь последовательного кода переменной длины в параллельный , содержащий первый элемент И, первьш вход которого  вл етс  информационным входом устройства, выход подключен к .информационному входу регистра сдвига, выходы которого  вл ютс  информационными выходами устройства , первый триггер, первый счетчик, генератор импульсов, элемент ИЛИ, элемент НЕ, отличающийс  тем, что, с целью расширени  функциональных возможностей за счет введени  контрол  и расширени  области применени  за счет приема кодов переменной длины, в него введены второй и третий счетчики, второй и третий триггеры, второй, третий, четвертый и п тый элементы И, элемент 2И-ИЛИ- НЕ, выход которого соединен с тактовым входом регистра сдвига, управл ющий вход которого объединен с пр мым входом второго элемента И и подключен к выходу второго триггера,выход первого триггера подключен к версному входу сброса и информационному входу второго триггера, инверсным входам загрузки первого и второго

   счетчиков, инверсному входу установки четвертого триггера, тактовый вход первого триггера объединен с первым входом третьего элемента И и подключен к информационному входу устройства, выход генератора импульсов подключен к тактовому входу первого счетчика, пр мому входу загрузки , третьего счетчика и инверсному входу четвертого элемента И, первый пр мой вход которого  вл етс  тактовым входом устройства, выход переноса третьего счетчика подключен к второму пр мому входу четвертого элемента И, выход которого соединен со счетным входом третьего счетчика и пр мым входом первого элемента И элемента 2И-ИЛИ-НЕ, инверсный вход которого объединен с пр мым входом

   второго элемента И элемента 2И-ИЛИ-НЕ тактовым входом второго триггера, вторым входом первого элемента И и подключен к инверсному выходу переполнени  второго счетчика, инверсный выход переполнени  первого счетчика

   подключен к счетноьту входу второго счетчика , инверсному входу второго элемента и элемента 2И-ИЛИ-НЕ инверсному входу второго элемента И, инверсному входу п того элемента И, тактовому входу третьего триггера, выход которого подключен к второму входу третьего элемента И, выход которого подключен к информационному входу третьего триггера и пр мому входу п того элемента И, выход п того элемента И под

   ключей к первому входу элемента ИЛИ, второй вход которого  вл етс  входом предустановки устройства, выход мента ИЛИ через элемент НЕ подключен к информационному входу и инверсному входу сброса первого триггера, выход второго элемента И соединен с третьим входом элемента ИЛИ и  вл етс  управл ющим выходом устройства, входы параллельной загрузки счетчиков  вл ютс  управл ющими входами устройства.