SU1647912A1

SU1647912A1 - Преобразователь кодов

Info

Publication number: SU1647912A1
Application number: SU894700972A
Authority: SU
Inventors: Иван Панкратович Барбаш; Иван Андреевич Здоровцов; Сергей Юрьевич Петунин; Петр Федорович Поляков; Борис Михайлович Смоляницкий
Original assignee: Харьковский Институт Инженеров Железнодорожного Транспорта Им.С.М.Кирова
Priority date: 1989-06-05
Filing date: 1989-06-05
Publication date: 1991-05-07

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано при построении преобразователей , вход щих в состав блоков сопр жени каналов св зи с цифровыми устройствами. Целью изобретени вл етс повышение помехозащищенности и быстродействи преобразовател . Преобразователь кодов содержит регистр 1 сдвига, программно-логическую матрицу 2, блок 3 элементов И, триггер 4, элементы ИЛИ 5-8, элементы И 9-12 и счетчик-регистр 13. 2 ил.

Description

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей, входящих в состав блоков сопряжения каналов связи с цифровыми устройствами.

Цель изобретения - повышение помехозащищенности и быстродействия преобразователя.

На фиг. 1 представлена функциональная схема преобразователя; на фиг.2 - диаграммы. поясняющие его работу.

Преобразователь кодов содержит регистр 1 сдвига, программно-логическую матрицу 2 (ПЛМ), блок 3 элементов И, триггер 4, элементы ИЛИ 5-8, элементы И 9-12 и счетчик-регистр 13. на чертеже также показаны информационный вход 14, вход 15 управления, информационный выход 16, первый и второй управляющие выходы 17 и 18 преобразователя.

Программно-логическая матрица 2 обеспечивает дешифрацию кодограмм переменной длины, полученных с регистра 1 сдвига через блок 3 элементов И, в кодограммы постоянной длины, какими они были до передачи по каналам связи. Введенные элементы являются стандартными и известными.

Счетчик-регистр 13 работает в двух режимах: регистра сдвига и вычитающего счетчика. В режиме регистра сдвига он принимает маркер начала кодограммы, который состоит из кода числа единиц (I разрядов) в смысловой части кодограммы, кода длины (гл разрядов) смысловой части кодограммы и одного служебного разряда L.

В режиме счетчика блок 13 работает как два независимых вычитающих счетчика. Один из них содержит m первых разрядов (начиная с младшего) второй -1 разрядов (с т+1 разряда до т+1 разряда).

Выбор режима счетчика-регистра 13 определяется напряжением сигнала на 1-входе (1=0- режим регистра.; 1=1- режим счетчика).

Преобразователь работает следующим образом.

Перед приемом кодограммы триггер 4, регистр 1 сдвига и счетчик-регистр 13 находятся в нулевом состоянии, при этом счетчик-регистр 13 находится в режиме регистра сдвига (I = 0), элемент И 11 обеспечивает прохождение синхроимпульсов с входа 15, а элемент И 9 закрыт для их поступления на С-вход регистра 1 сдвига.

При поступлении на информационный вход 14 кодограммы, содержащей маркер начала (т+1+1 разрядов, где т разрядов код длины смысловой части кодограммы. I разрядов - код числа единиц в смысловой части кодограммы) и смысловую часть (п разрядов), первые (т+1+1) разрядов записываются в счетчик-регистр 13. При этом первый поступивший разряд под действием т+1+1 синхроимпульсов записывается в последний разряд счетчика-регистра 13. Сигнал с выхода последнего разряда счетчика-регистра 13 устанавливает в единичное состояние триггер 4, который своим инверсным выходом через элемент И 11 закрывает поступление синхронизирующих импульсов с входа 15 на С-вход счетчика-регистра 13 (прекращение приема кодограммы счетчиком-регистром 13). Прямым выходом триггер 4 переводит счетчик-регистр 13 в режим счета (I = 1) и разрешает через элемент И 9 поступление синхронизирующих импульсов с входа 15 на С-вход регистра 1 сдвига, на первый вычитающий вход счетчика-регистра 13, на второй вход элемента И 12.

Следующие разряды кодограммы (ее смысловая часть) записываются в регистр 1 сдвига с информационного входа 14 благодаря синхроимпульсам, поступающим с элемента И 9. Эти же синхроимпульсы поступают на первый, а через элемент И 12 на второй вычитающие входы счетчика-реги^ стра 13. Данный процесс продолжается до тех пор, пока на (т+1) - (т+1) выходах счетчика-регистра 13 не сформируется нулевой сигнал, т.е. до тех пор пока не будет записана в регистр 1 сдвига смысловая часть кодограммы. Как только на выходе элемента ИЛИ 7 сформируется нулевой сигнал, то откроется блок 3 элементов И, обеспечивая пропуск полученной смысловой части кодограммы на вход программно-логической матрицы 2, где она преобразуется из кода переменной длины в код фиксированной длины. Кроме того, нуль на выходе элемента ИЛИ 7 обеспечивает формирование единичного сигнала на выходе элемента ИЛИ 8, который приводит триггер 4, регистр 1 и счетчик-регистр 13 в исходное состояние.

При ошибках в смысловой части кодограммы на второй вычитающий вход счетчика-регистра 13 через элемент И 12 поступает число импульсов, не равное числу, записанному в его(т+1).....(т+1)разряды.

При этом после η синхроимпульсов на выходе элемента ИЛИ 6 формируется нулевой сигнал, а на выходе элемента ИЛИ 5 еще не будет нулевого сигнала. При этих условиях на выходе элемента И 10 формируется управляющий сигнал (выход 18), который указывает на наличие ошибки в смысловой части кодограммы. Этот сигнал через эле5 мент ИЛИ приводит устройство в исходное состояние.

Claims

Формула изобретения _t

Преобразователь кодов, содержащей первый элемент И. выход которого соединен с С-входом регистра сдвига, выходы разрядов которого соединены с соответствующими первыми входами блока элементов И, выходы которого соединены с соответствующими входами программнологической матрицы, выходы которой являются выходами преобразователя, первый элемент ИЛИ. выход которого соединен с первым входом второго элемента И, триггер, инверсный выход которого соединен с первым входом третьего элемента И, второй вход которого объединен с первым входом первого элемента И и является управляющим входом преобразователя, четвертый элемент И, первый вход которого объединен с V-входом регистра сдвига и является информационным входом преобразователя, отличающийся тем, что, с целью повышения помехозащищенности и быстродействия преобразователя, в него введены второй, третий и четвертый элементы ИЛИ и счетчик-регистр, первые выходы которого соединены с соответствующими входами второго элемента ИЛИ, выход которого соединен с вторым входом второго элемента И и с первым входом третьего элемента ИЛИ, выход которого соединен с вторым входом блока элементов И. с первым входом четвертого элемента ИЛИ и является первым управляющим выходом преобразователя, вторые выходы счетчика-регистра соединены с соответствующими входами первого элемента ИЛИ. второй вход третьего элемента ИЛИ подключен к выходу первого элемента ИЛИ. прямой выход триггера соединен с 1-входом счетчика-регистра и вторым входом первого элемента И, первый вычитающий вход счетчика-регистра и второй вход четвертого элемента И подключены к выходу первого элемента И. V-вход счетчика-регистра объединен с первым входом четвертого элемента И, выход которого соединен с вторым вычитающим входом счетчика регистра, третий выход которого соединен с S-входом триггера, выход третьего элемента И соединен с R-входом регистра сдвига и с С-входом счетчика регистра, выход второго элемента И соединен с вторым входом четвертого элемента ИЛИ и является вторым управляющим выходом преобразователя, выход четвертого элемента ИЛИ соединен с R-входами триггера и счетчика-регистра.