j1 Изобретение относитс к электросв зи и может быть использовано в цифровых системах передачи (ЦСП) с применением п тиуровневого кодировани . Цель изобретени - обеспечение возможности обнаружени ошибок при приеме п тиуровневого сигнала. На фиг. 1 представлена структурна электрическа схема устройства дл обнаружени ошибок; на фиг. 2 - временные диаграммы, по сн ющие работу устройства. Устройство дл обнаружени ошибок содержит R-S-триггер 1, первый и второй элементы И 2 и 3, первый элемент ИЛИ 4, третий, четвертый, п тый, шестой элементы И 5-8, делитель 9 частоты на два, второй и третий элементы {ШР1 10 и 11 ,седьмой ивосьмой элементы И 12 и 13, RS-триггер 1 содержит инверторы 14 и 15. Устройство дл обнаружени ошибок работает следующим образом. На входы устройства поступают импульсы длительностью в один тактовый интервал Т, формируемые пороговыми устройствами, соответствующими символам + 2, + 1, -- 1 и 2 п тиуровневого сигнала, в стандартных уровн х логики. Поскольку одним из преимуществ предлагаемого устройства вл ет с высокое быстродействие, мы будем рассматривать пример его реализации па наиболее быстродействующей эмиттерносв занной логике (ЭСЛ). Напомним, что в ЭСЛ на элемент И необходимо подавать сигналы в низких уровн х логики, а на элемент ИЛИ в высоких, что отражено на временных диаграммах (фиг. 2). Рассмотрим процесс обнаружени ошибок в п тиуровневом сигнале в котором пол рность каждого символа двойного уровн противоположна пол рности ближайшего символа единичного или двойного уровн , опережающего дан ный С1-1МВОЛ двойного уровн на четное число тактовых интервалов на примере кодовой комбинации - 1, О, +2,+2, -2, +1, -2, в которой последний символ вл етс ошибочным (фиг. 2а). Импульс , соответствующий символу -1 (в дальнейшем будем называть его импульс - ), поступает на второй вход п того элемента И 7, на первый вход которого подаетс тактова частота F при этом па выходе п того элемента И 7 форьгаруетс импульс длительностью 4 Т/2 (фиг. 2в). Аналогична операци производитс с импульсами +2, +1, -2 на соответствующих элементах И 5, 6 и 8, что обеспечивает высокую точность работы и быстродействие устройства . Импульс - 1 с выхода п того элемента И 7 поступает на первый вход третьего элемента ИЛИ 11, с первого выхода которого подаетс на первый вход восьмого элемента И 13, на третий вход которого подаетс полутактова частота F/2 с выхода делител 9 частоты на. два (фиг. 2е). Импульс - 1 и сигнал полутактовой частоты проходит на первый и третий входы восьмого элемента И 13 в низких уровн х ЭСЛ, что позвол ет импульсу - 1 пройти через восьмой элемент И 13 на второй вход R-Sтриггера 1 (фиг. 2з), который низким уровнем на своем втором выходе (фиг, 2к), подаваемым на первый вход второго элемента И 3, открывает его, а высоким уровнем на первом выходе (фиг. 2и), подаваемым на первый вход первого элемента И 2, закрывает его. Одновременно с второго выхода третьего элемента ИЛИ 11 импульс -1 в высоком уровне ЭСЛ подаетс на второй вход седьмого элемента И 12, надежно закрыва его и обеспечива подавление помех. Следующий через 2Т импульс +2 (фиг.2а, г) с первого выхода третьего элемента И 5 подаетс на второй вход первого элемента И 2, закрытого по первому входу (фиг. 2г, и), и не проходит на выход устройства. Одновременно с второго выхода третьего элемента И 5 импульс +2 через второй вход элемента ИЛИ 10 поступает на первый вход седьмого элемента И 12, на третий вход которого подаетс сигнал полутактовой частоты в низком уровне ЭСЛ, что обеспечивает прохождение импульса +2 через седьмой элемент И 12 на первый вход .К-5-триггера Г (фиг. 2ж), который мен ет свое состо ние и низким уровнем на своем первом выходе (фиг. 2и) по первому входу первого элемента И 2 открывает его, а высоким уровнем на втором выходе закрывает по первому входу второй элемент И 3. Одновременно с второго выхода второго элемента ИЛИ 10 импульс +2 в высоком уровне ЭСЛ поступает на второй вход восьмого элемента И 13, закрыва его и 3 обеспечива подавление помех. Заметим , что дл правильной работы устройства изменение состо ни R-Sтриггера 1 должно происходить после окончани импульса +2 на втором вхо де первого элемента И 2 (фиг. 2г, и что обеспечиваетс задержками второго элемента ИЛИ 10, седьмого элемента И 12 и самого R-S-триггера 1. Следующий через Т импульс +2 (фиг. 2а, г), поступающий с первого выхода третьего элемента И 5 на второй вход элемента И 2, а с второго выхода третьего элемента И 5 через второй элемент ИЛИ 10 на первый вход седьмого элемента И 12, не проходит на выход указанных элементов И, так как они закрыты по третьим (Входам высоким уровнем сигнала полутактовой частоты (фиг. 2г, е). Следующий через Т импульс -2 (фиг. 2а,д с первого выхода шестого элемента И 8 подаетс на второй вход второго элемента И 3, закрытого по первому входу (фиг. 2д, к) высоким уровнем ЭОЛ с второго выхода R-S-триггера 1и не проходит на выход устройства. Одновременно с второго выхода шестого элемента И 8 импульс -2 через третий элемент ИЛИ 11 подаетс на первый вход восьмого элемента И 13, на третий вход которого подаетс сигнал полутактовой частоты в низком уровне ЭСЛ, что обеспечивает прохождение импульса -2 через восьмой элемент И 13 на второй вход R-S-триггера, (фиг. 2з), который мен ет свое состо 44 ние и низким уровнем на своем втором выходе (фиг, 2к) открывает второй элемент И 3 по первому входу, закрыва при этом высоким уровнем первый элемент И 2 по его первому входу. Необходима задержка изменени состо ни R-S-триггера 1 до окончани импульса -2 на втором входе второго элемента И 3 обеспечиваетс задержками третьего элемента ИЛИ 11, восьмого элемента И 13 и самого R-S-триггера (фиг. 2д,к). Следующий через Т импульс +1, поступающий с выхода четвертого элемента И 6 через второй элемент ИЛИ 10 на первый вход :едьмого элемента И 12, закрытого по третьему входу высоким уровнем сигнапа полутактовой частоты, не проходит на его выход (фиг. 26, е). Следующий через Т импульс -2с первого выхода шестого элемента ,И 8 подаетс на второй вход второго элемента И 3, открытого по первому входу низКИМ уровнем с второго выхода R-Sтриггера 1, а по третьему входу - низким уровнем сигнала полутактовой частоты , проходит на его выход и через первый элемент ИЛИ 4 поступает на счетчик ошибок (фиг. 2д, е, к, л). Одновременно импульс -2 с второго выхода шестого элемента И 8 через третий элемент ИЛИ 11 и восьмой элемент И 13, открытый по третьему входу низким уровнем сигнала полутактовой частоты, поступает на второй вход R-S-триггера . 1 и подтверждает его состо ние.