SU1332540A1

SU1332540A1 - Приемник биимпульсного сигнала с обнаружением ошибок

Info

Publication number: SU1332540A1
Application number: SU864035643A
Authority: SU
Inventors: Владимир Абрамович Коган; Игорь Олегович Спасокукоцкий; Ефим Петрович Булаевский; Михаил Юрьевич Орлов
Original assignee: Предприятие П/Я А-1221
Priority date: 1986-03-11
Filing date: 1986-03-11
Publication date: 1987-08-23

Abstract

Изобретение относитс к электросв зи . Цель изобретени - повьпиение точности обнаружени ошибок и уменьшение их размножени . Приемник содержит эл-т задержки 1, эл-т И 2, эл-т ИЛИ 3, зл-т ИЛИ-НЕ 4, блок сравнени 5, инвертор 6, D-триггер 7, блок стробировани (БС) 8 и регистр 9 сдвига . В приемнике с каждым тактом происходит восстановление двоичного сигнала , в результате чего люба ошибка биимпульсного сигнала приводит к нарушению чередовани пол рностей контролируемого сигнала, что обеспечивает полное обнаружение однократных ошибок. Цель достигаетс введением инвертора 6, D-триггера 7, БС 8 и регистра 9. 2 ил. S. (Л

Description

1

Изобретение относитс к электросв зи и может использоватьс дл приема синхронных двоичных сигналов,пер даваемых по кабельным лини м св зи, городской телефонной сети биимпульс- ными линейными сигналами.

Цель изобретени - повышение точности обнаружени ошибок и уменьшение их размножени .

На фиг. 1 приведена структурна электрическа схема предлагаемого приемника; на фиг.2 - временные диаграммы , по сн ющие его работу.

Приемник биимпульсного сигнала с обнаружением ошибок содержит элемент 1 задержки, элемент И 2, элемент ИЛИ 3, элемент ИЛИ-НЕ А, блок 5 сравнени , инвертор 6, D-триггер 7, блок 8 стробировани и регистр 9 сдвига.

Приемник работает следующим образом .

Входной биимпульсный сигнал (фиг. 2а), подаетс на объединенные

входы элементов задержки 1, И 2 .и ИЛИ-25 ление двоичного сигнала, люба ошибка

ИЛИ-НЕ А (сигналы на их выходах приведены соответственно на фиг.25,в,г). На выходе элемента ИЛИ 3 (фиг. 2а) формируютс импульсы при наличии в биимпульсном сигнале импульсов длинней половины такта, что соответствует передаче 1 в входном сигнале. С выхода элемента ИЛИ 3 через инвертор 6 (фиг. 2е) импульсы отрицательной пол рности поступают на D-вход D-триг- гера 7, на синхронизирующий С-вход Которого поступает тактова частота приема (фиг. 2х) (устройство выделени тактовой частоты приема из биимпульсного сигнала вл етс стандартной принадлежностью аппаратуры и поэтому не показано на фиг. 1). На выходе D-триггера 7 (фиг. 2j) образуетс восстановленный двоичный сигнал. В блоке 8 стробировани осуществл етс перемножение декодированного двоичного сигнала (фиг. 2-) и тактовых импульсов (фиг. 2ц). В результате на выходе блока 8 стробировани по вл ютс импульсы, отмечающие единицы двоично- га сигнала (фиг. 2и). Эти импульсы поступают на синхронизирующий вход двухразр дного регистра 9 сдвига, на информационный вход которого подаетс входной сигнал с выхода элемента 1

задержки, В регистре 9 сдвига проис- сравнени , выход которого вл етс ходит продвижение двоичной информации, выходом сигнала ошибки приемника би- поступающей с выхода элемента 1 задержки импульсами с блока В стробироимпульсного сигнала с обнаружением ошибок, и информационными выходом и

10

пани (фиг. 2к,/(). Если во входном биимпульсном сигнале нет ошибок, то в выходных сигналах первого и второго разр дов регистра 9 происходит чередование пол рностей импульсов, и в результате на выходе блока 5 сравнени отсутствуют импульсы (фиг.2).

По вление ошибок в биимпyJтьcнoм сигнале нарушит правило чередовани пол рности единиц. В результате этого в выходном сигнале приемника по вл етс ошибка (фиг.2), а в выходном сигнале блока 8 стробировани (фиг.2к) g либо по вл етс дополнительный, либо исчезает импульс, продвигающий информацию в регистре 9.Поэтому на выходах разр дов регистра 9 сдвига происходит нарушение противофазной работы в местах , отмечающих ошибки биимпульсного сигнала (фиг, 2к). На выходе блока 5 сравнени по вл ютс импульсы ошибок (фиг.2м). Благодар тому, что с каждым тактом происходит восстанов20

0

5

0

5

0

биимпульсного сигнала в результате приводит к нарушению чередовани пол рностей контролируемого сигнала, поэтому обнаруживаетс 100% однократных ошибок.

Claims

Формула изобретени

Приемник биимпульсного сигнала с обнаружением ошибок, содержащий блок сравнени , элемент ИЛИ-НЕ и последовательно соединенные элемент задержки, элемент И, второй вход которого соединен с входом элемента задержки,и элемент ИЛИ, второй вход которого соединен с выходом элемента ИЛИ-НЕ, первый и второй входы которого соединены соответственно С первым и вторым входами элемента И, отлича- ю щи и с тем, что, с целью повышени точности обнаружени ошибок и уменьшени их размножени , введены последовательно соединенные инвертор , D-триггер, блок стробировани и регистр сдвига, при этом выход элемента ИЛИ подключен к входу инвертора , а вых.од элемента задержки подключен к сигнальному входу регистра сдвига, выходы которого подключены к соответствующим входам блока

сравнени , выход которого вл етс выходом сигнала ошибки приемника би-

импульсного сигнала с обнаружением ошибок, и информационными выходом и

. 313325 iO

входом и входом сигнала синхронизацми ки, синхровход D-триггера, сседиНен- которого вл ютс соответственно вы- ный со вторым входом блока стробиро- ход D-триггера, вход элемента задерж- вани .