KR890000414B1 - 신호동기 및 신호분리 제어클럭 발생회로 - Google Patents

Abstract

내용 없음.

Description

신호동기 및 신호분리 제어클럭 발생회로

제1도는 송수신데이터 구성도.

제2도는 본 발명에 따른 블럭도.

제3도는 본 발명 실시예의 구체회로도

제4도 및 제5도는 제3도의 각 부분의 동작파형도

* 도면의 주요부분에 대한 부호의 설명

1 : 수신데이터검출회로 2 : 동기 제어회로

3 : 카운터 4 : 디코우터

5 : 신호추출클럭발생회로 8 : 시프트 레지스터

9.30, 40, 50 : 앤드게이트 10 : 20 : 제1, 2래치회로

본 발명의 디지탈 교환기의 신호동기 및 신호 분리 제어클럭 발생회로에 관한 것으로, 특히 디지탈 전환기에서 송신되는 송신 정보를 사설교환기에 수신하고 동기를 시킴과 동시에 상기 송신정보중 음성신호 및 데이터를 추출할 수 있는 제어클럭 발생회로에 관한 것이다.

종래의 사설교환기에서는 1쌍의 전화선을 통해 전화기와 아나로그 음성신호를 송수신하고 데이타 단말을 접속할 경우 따로 두쌍의 전송선을 가설할 수 밖에 없었다. 일반적으로 이와같은 단점을 해결하기 위해 데이타 단말의 신호와 음성신호를 모두 디지탈 신호로 바꾸고 디지탈전화기를 통해 사설교환기와 송수신함으로써 1쌍의 전화선을 음성과 단말데이타를 동시에 사용할 수 있게 된다. 이와같은 사설교환기의 디지탈전화기간의 통신방식에 있어서는 3가지 방식이 있어왔다. 첫째로는 주파수 분할방식(Frequency Division Multiplexing : FDM), 둘째로는 에코제거방식(Dcho Canceller Method : ECM), 셋째로는 시간압축 방식(Time Compressiob Multiplexing : TCM)이다. 상기와 같은 통신방식에서 주파수 분할방식은 고가의 필터가 요구되며 에코제거방식의 경우에 있어서는 복잡한 디지탈 필터가 필요하게 되며 간단한 밸런스회로로 구성할 경우 전송거리가 짧아지게 된다. 따라서 저렴한 가격의 회로로써 원거리까지 전송이 가능하려면 시간압축 방법이 가장 적절하다. 그러나 시간압축 방식에 있어서는 데이타 구성도에 따른 송수신 정보의 클럭동기를 취하고 필수적인 타이밍신호를 제공해야 한다.

상술한 방식에 따라 저렴한 회로로써 집적화하기에도 용이한 디지탈 교환기와 사설교환기간에 송수신되는 데이타 구성도는 본원 출원인이 특허출원한 제85-8055호에 게재한 제1도와 같은 구성 블럭을 갖게 된다. 즉 제1도에 도시한 바와같이 동기를 위한 신호로써 항상 "1"이 되는 1비트의 동기비트 SYC1과 프레임 구분을 나타내는 1비트의 프레임 구분비트 SYC2와, 디지탈전화기와 사설교환기의 마이크로 프로세서간의 통신데이타로서 소프트웨어 제어신호인 각각 1비트의 시그날비트 S1, S2와, 음성신호를 디지탈화한 8비트의 음성데이타 (Voice)와 데이타 단말에서 출력하는 8비트의 사용자 데이타(Data)로 구성된 총 20비트의 프레임 정보로서 약 40μs의 시간을 갖고 125μs의 버어스트(burst)주기를 갖고 반복적으로 송수신된다. 이와같은 데이타 구성도를 갖고 사설교환기와 디지탈전화기간의 송수신이 이루어질때 디지탈 전화기쪽의 동기 및 타이밍 신호 발생회는 상기 특허출원 제85-8055호에 기재된 바 있으며, 이는 종(Slave)에 해당하는 디지탈 전화기측에 사용되는 것으로서 사설교환기축에서는 디지탈 전화기측과 같이 영데이타 카운테와 송수신 인에이를 타이밍을 잡아줄 필요성이 없고 디지탈 전화기측으로부터 송신되 들어온 정보를 분리할 수 있는 제어클럭을 발생할 필요가 있게된다. 따라서 본 발명의 목적은 데이터 단말이 설치된 2선식 디지탈 전화기와 사설교환기간에 주종의 관계를 갖고 디지탈 전화기에서 송신되는 정보를 사설교환기에서 동기를 잡음과 동시에 상기 정보중 동기 비트와 시그날비트, 음성데이타 및 데이타를 추출할 수 있는 제어클럭을 발생할 수 있는 회로를 제공함에 있다.

이하 본 발명을 도면을 참조하여 상세하게 설명한다.

제2도는 본 발명에 따른 신호동기 및 신호분리 제어 클럭발생회로의 블럭도로서 수신데이타 검출회로(1)와 동기제어회로(2)와 카운터(3)와 디코우더(4)와 신호추출클럭 발생회로(5)로 구성된다. 사설교환기에서 디지탈 전화기쪽으로 정보를 송출할때는 송신인에이블신호 TXEN가 사설교환기의 시스템에서 출력하여 수신데이타 검출회로(1)를 리세트시킨다. 제1도의 데이타 구성도의 1프레임 정보는 40μs이며 송신인에이블신호 TXEN은 2비트의 보호시간을 갖는 약 44μs의 시간을 갖는다. 시스템에서 발생되는 송신인에이어블신호 TXEN이 로우상태로 된 후 디지탈전호기에서 송신되는 1프레임의 정보가 수신데이타 RXD로 상기 수신데이타 검출회로(1)에 입력하면 상기 송신인에이블신호 TXEN에 의해 세트되고 수신데이타 RXD의 첫째비트인 동기비트 SYC₁의 "1"상태를 클럭펄스 CKF에 의해 상기 클럭펄스 CKF의 3-4개의 펄스로 검출하여 수신데이타 검출펄스열 RPD를 출력한다. 상기 데이터 검출 펄스열 RPD는 래치회로로 구성되는 동기회로(2)에 리세트펄스로 입력되며 송신인에이블신호 TXEN를 클럭펄스로 입력하여 송신인에이블신호 TXEN이 "1"에서 "0"으로 변할때 세트되고 상기 데이타 검출 펄스열 RPD가 입력할때 리세트되는 동기 제어신호 SCS를 출력하여 상기 동기 제어신호 SCS에 의해 카운터(3)는 클럭펄스 CKF를 카운트하여 분주함으로써 필요한 소정의 클럭펄스를 출력한다. 따라서 디지탈 전화기로 부터 송신된 1프레임 정보가 사설교환기로 입력하면 상기 동기 제어회로(2)의 동기 제어신호 SCS의 펄스에 의해 카운터(3)가 세트되므로써 상기 카운터(3)는 동기 클럭펄스를 발생하게 된다.

디코우더(4)는 상기 카운터(3)로 부터 출력하는 상기 수신 데이터 RXD에 동기된 클럭펄스를 입력하여 수신데이타 PRD의 1프레임정보중 동기비트 및 프레임 구분비트와 시그날비트, 음성 데이타 및 데이타를 추출하기 위한 제어클럭들을 출력하며 신호 추출클럭발생회로(5)는 상기 디코우더(4)로 부터 출력하는 제어클럭과 동기제어회로(2)에서 출력하는 동기 제어신호 SCS의 인버어트된 신호 SCS 및 카운터(3)에서 출력하는 상기 수신 데이타 RPD의 1비트타임을 갖게 분주된 클럭펄스를 입력하여 동기비트, 프레임, 구분비트, 시그날비트 및 음성데이타 추출제어클럭인 제1제어신호 SSVCK와 음성데이타 추출용 제어클럭인 제2제어신호 VCK 및 데이타 추출용 제어클럭 DCK를 출력한다.

제3도는 본 발명의 따른 제2도의 블럭도에 대한 일실시예의 구체 회로도로서, 시프트레지스터(8)와 앤드게이트(9)로 구성된 수신데이타 검출회로(1)와, 동기제어회로(2)와, 카운터(3)와, 디코우더(4)와, 제1래치회로(10)와 제2래치회로(20) 및 앤드게이트(30)(40)(50)로 구성된 신호 추출클럭 발생회로(5)로 구성된다.

제4도는 제3도의 수신데이타 검출회로(1) 및 동기제어회로(2)의 동작 파형도로서, (4a)는 정보신호서A는 사설교환기에서 디지탈 전화기 쪽으로 송신되는 시스템 송신정보이고, B는 디지탈 전화기에서 사설교환기쪽으로 송신되는(즉, 사설교환기에서 수신하는 수신정보를 나타내며, (4b)는 사설교환기의 시스템에서 발생하는 송신 인에이블 TXEN신호이고, (4c)는 수신데이타 검출회로(1)에서 발생하는 수신데이타 검출펄스열 RPD이며, (4d)는 동기제어회로(2)에서 발생하는 동기 제어신호 SCS이다. 또한 제5도는 제4도의 수신정보(B) 입력시 동기 제어신호 SCS와 상기 동기 제어신호 SCS에 의해 카운터(3), 디코우터(4) 및 신호추출클럭 발생회로(5)와 동작 파형도로서, (5a)는 디지탈 전환기에서 사설교환기측으로 송신한 수신정보신호 B이고, (5b)는 동기제어회로(2)에서 발생하는 동기 제어신호 SCS이며, (5c)는 카운터(3)의 제1분주신호(Q3) 출력이고, (5d)는 카운터(3)의 제2분주신호(Q6)출력이며, (5e)는 카운터(3)의 제3분주신호(Q7)출력이고, (5f)는 디코우더(4)의 Y0출력이며, (5g)는 디코우더(4)의 Y1출력이고, (5h)는 디코우더(4)의 Y3출력이며, (5i)는 제1래치(10)의 출력이고, (5i)는 제1래치(10)의 출력과, 디코더(4)의 Y0출력에 의한 음성데이타 추출용 제어클럭인 제2제어시니호(VCK)이며, (5k)는 제2래치(20)의 출력이고, (51)는 제1래치(10)출력과 카운터(3)의 Q3출력에 의한 동기비트, 프레임구분비트, 시그날비트 및 음성데이타 추출제어클럭인 제1제어신호(SSVCK)이며, (5m)은 제2래치출력(20)과 카운터(3)의 Q3출력에 의한 데이타 추출용 제어클럭인 제3제어신호(DCK)이다.

이하 제3도의 본 발명에 따른 실시예를 제4도 및 제5도의 동작 파형도를 참조하여 상세히 설명한다. 지금 사설교환기에서 정보를 송신할때는 제4도의 (4a)와 같이 사설교환기 시스템의 송신정보(A)가 디지탈전화기로 출력함과 동시에 (4b)와 같이 시스템에서 발생하는 송신인에이블신호 TXEN이 상기 송신정보보다 2비트의 보호시간을 갖고 "1"상태로 출력하여 수신 데이타 검출회로(1)의 시프트레지스터(8)에 입력하여 상기 시프트레지스터(8)를 리세트시키며, 동시에 래치회로로 구성된 동기 제어회로(2)의 클럭단자(CK)로 입력하여 (4c)와 같이 상기 동기 제어회로(2)의 출력신호인 동기 제어신호 SCS를 "0"상태로 하게된다. 이때 상기 동기 제어회로(2)의 리세트신호로 입력되는 상기 수신데이타 검출회로(1)의 앤드게이트(9)의 출력은 "0" 상태가 되므로 상기 동기제어회로(2)는 리세트상태로 되지 않는다. 따라서 사설교환기가 송출정보를 송신한 후 (4D)의 시간 t1에서 송신인에이블신호 TXEN은 (4B)와 같이 "1"에서 "0"상태로 변하면서 상기 수신 데이타 검출회로(1)의 시프트레지스터(8)는 세트가 되며, 동시에 래치회로로된 동기 제어회로(2)는 (4d)와 같이 동기제어신호(SCS)를 "1"상태로 래치된다. 그러나 상기 시프트레지스터(8)의 데이타 입력단자로 입력되는 수신데이타 RXD는 "0" 상태이므로 앤드게이트(9)의 출력신호인 수신데이타 검출펄스열 RPD은 "0"상태로 상기 동기제어회로(2)는 리세트되지 않는다.

따라서 사설교환기에서 송신정보(A)가 디지탈 전화기로 전송되고 디지탈 전화기에서 사설교환기로 정보를 송출하며, 전송로의 전송시간 지연을 포함한 t1과 t2사이의 시간 간격이 있게되어 시간 t2에서 상기 디지탈 전화기측으로 송출되는 사설교환기의 수신정보(B)가 사설교환기의 수신데이타 RXD로 입력하게 된다. 그런데 상기 수신데이타 RXD로 입력하는 상기 수신정보(B)의 첫번째 비트인 동기비트 SYC1은 (4a)에 도시된 바와같이 항상 "1"이므로 상기 동기비트 SYC1은 시프트레지스터(8)에서 4.096MHZ의 클럭펄스 CKF에 의해 시프트되고 시프트된 출력이 상기 클럭펄스 CKF와 함께 앤드게이트(9)로 입력하므로 (4b)와 같이 수신데이타 검출펄스열 RPD를 출력 RPD를 출력하게 되는데, 상기검출펄스열 RPD는 상기 클럭펄스(4.096MHZ) CKF의 2-4개의 펄스열이 된다. 따라서 상기 수신데이타 검출펄스열 RPD의 업에지에서 래치회로로된 동기 제어회로(2)는 리세트되므로 (4d)시간 t2에서와 같이 상기 동기 제어회로(2)의 출력신호인 동기 제어신호 "0"상태가 된다. 이 경우 상기 수신데이타 RXD의 펄스폭은 정상적으로 1μs의 폭을 가지며 상기 4.096MHZ 클럭펄스는 약 0.122μs의 펄스폭을 가지는데, 상기 수신데이타 RXD의 "1"레벨의 펄스폭이 200ns이하이면 상기 시프트레지스터(8)의 두번째 출력이 "0"레벨로 되면서 상기 앤드게이트(9)의 출력이 "0"레벨로 되므로 상기 수신데이타 RXD에 임펄스성 잡음이 실려 좁은 오펄스가 발생하더라도 여과되는 효과를 가지게 된다.

상술한 바와같이 사설교환기에서 송신정보(A)를 디지탈 전화기쪽으로 송출한 후 송신인에이블신호 TXEN이 시간 t1에서 "0"상태로 되면 동기 제어신호 SCS는 "1"상태로 되고, 상기 송신정보(A)가 디지탈전화기쪽에 수신되어 이에 응답하여 디지탈전화기에서 송출되는 정보신호(B)가 수신데이타 RXD전송로의 시간지연을 포함하여 시간 t2에서 사설교환기에 입력하면 상기 수신정보신호(B)의 첫번째 비트인 동기비트 SYC1의 "1"에 의해 상기 동기 제어신호SCS는 "0"로 된다.

따라서 상기 동기제어신호는 SCS는 제3도의 카운터(3)의 리세트단자(R)로 입력되는데 상기 동기 제어신호SCS가 "1"일때 상기 카운터(3)는 리세트가 되고, "0"일때 세트가 되므로 시간 t2에서 상기 카운터(3)는 4.096MHZ의 입력클럭 펄스 CKF를 카운트하게 된다. 그러므로 상기 카운터(3)는 시간 t2에서 동기 제어신호 SCS에 의해 동기가 잡히고 동기된 입력 클럭펄스 CKF를 분주하여 8분주된 클럭펄스(512KHZ)와 64분주된 클럭펄스(64KHZ)와 128분주된 클럭펄스(32KHZ)를 제5도의 (5C)(5D)(5E)에 나타낸 바와같이 각각 출력단자 Q3, Q6 및 Q7로 출력한다. 디코우더(4)는 상기 카운터(3) 출력단자 Q6 및 Q7에서 출력하는 64KHZ와 32KHZ의 클럭펄스를 입력단자 A와 B로 각각 입력한다. 상기 디코우더(4)는 2입력 3출력의 디코우더로서 출력단자 YQ의 출력은 입력단자 A와 B로 모두 "0"가 입력할때만 "0"로 되고, 출력단자 Y1의 출력은 입력단자 A와 B에 각각 "1", "0"가 입력할때만 "0"로 출력하며, Y3와 출력은 입력단자 A와 B에 모두 "1"이 입력할때만 "0"를 출력한다. 따라서 상기 카운터(3)로 부터 출력되는 Q6 및 Q7의 출력클럭은 디코우더(4)에 입력하여 출력단자 Y0, Y1 및 Y3의 출력파형은 각각 (5F)(5G)(5I)와 같이되며 여기서 Y0출력은 수신정보신호의 1프레임 정보중 8비트 음성데이타를 추출하기 위한 제어클럭으로 사용되며 Y1 출력은 8비트의 데이타만을 추출하기 위한 제어클럭으로 사용되고 Y3의 출력은 동기 비트, 프레임구분비트와 시그날비트 및 음성데이타를 추출하기 위한 제어클럭으로 사용된다. 신호추출발생회로(5)의 제1래치회로(10)는 전술한 동기제어회로(2)의 출력신호인 (5B)와 같은 동기제어신호 SCS를 반전한 신호 SCS를 클럭단자(CK)로 입력하여 상기 반전동기신호 SCS의 업에지에서 상기 제1래치회로(10)는 "1"로 래치되며, 상기 디코우터(4)의 출력단자 Y3에서 출력하는 신호를 리세트단자(R)로 입력하여 상기 동기비트, 프레임구분비트와 시그날비트 및 음성데이타를 추출하기 위한 제어클럭인 Y3 출력의 다운에지에서 리세트되는 신호를 상기 제1래치회로(10)의 출력단자 Q에서 (5I)와 같이 출력한다.

또한 상기 제1래치회로(10)의 반전출력단자 Q의 신호를 클럭으로 입력하는 출력신호의 인버어트된 신호는 제2래치회로(20)는 (5K)와 같이 상기 제1래치회로(10) Q출력의 다운에지에서 "1"로 래치되며, 상기 디코우더(4)의 출력단자 Y1에서 출력하는 8비트의 데이타만을 추출하기 위한 제어클럭인 Y1 출력신호의 다운에지에서 리세트되어 "0"으로 출력하게 된다. 따라서 디코우더(4)의 음성데이타를 추출하기 위한 제어클럭인 Y0출력과 상기 제1래회로(10)의 Q출력을 입력하는 앤드게이트(50)는 (5J)와 같은 음성 데이타 추출용 제어클럭 VCK를 출력하며, 또한 앤드게이트(40)는 (5I)과 같이 제1래치회로(10)의 Q출력과 카운터(3)의 8분주클럭(512KHZ)을 입력하여 1프레임 수신정보신호(B)중 12비트의 동기비트, 프레임 구분비트, 시그날비트 및 음성데이타를 추출하기 위한 클럭 SSVCK를 앤드게이트(40)로 출력하는 하는 앤드게이트(30)는 (5m)과 같이 제2래치회로(20)의 Q출력신호와 카운터(3)의 8분주클럭(512KHZ)을 입력하여 데이타 추출용 클럭 DCK를 출력하게 된다. 상술한 바와같이 본 발명은 데이타단말을 접속할 수 있는 디지탈 전화기와 접속 사용되는 사설교환기에 적용함으로써 기존의 1쌍의 포설된 전화선을 사용하여 사설교환기가 디지탈전화기와 음성 및 데이타를 보다 간단한 데이타 구성도에 따라 주고받을 수 있게한 신호동기 및 신호분리 제어 클럭 발생회로일뿐만 아니라 수신데이타에 실려있는 임펄스성 잡음을 제거하여 수신데이타 검출펄스열 발생하며 회로구성이 디지탈화 됨으로써 집적회로와 하기에 용이한 이점을 갖게된다.

Claims (1)

1. 디지탈 전화기에 송신되는 수신정보(RxD)를 교환시스템에서 수신하여 동기하며, 수신데이타를 신호 분리하는 제어클럭을 발생하는 회로에 있어서, 시스템에서 발생하는 송신 인에이블(TXEN) 신호의 제어하에 상기 수신정보(RxD) 및 클럭(CKF) 입력하여 수신정보중의 동기비트 주기에서 클럭펄스(CKF)로 검출 펄스열(RPO)를 발생하는 수신데이타 검출회로(1)와, 상기 송신인에이블신호(TXEN)을 클럭으로 하여 동기제어신호(SCS) 및 반전동기제어신호(SCS)를 발생하고 상기 수신 데이타 검출회로(1)의 검출 펄스열(RPO)에 의해 리세트되는 동기제어회로(2)와, 상기 동기제어회로(2)의 동기제어신호(SCS)에 의해 수신정보(RxD)에 클럭(CKF)을 동기시키며 동기된 클럭(CKF)을 소정 분주하여 제1-제3분주신호를 발생하는 카운터(3)와 상기 카운터(3)의 제2-제3분주신호를 디코딩하여 수신정보(RxD)의 신호 분리용 제어클럭을 발생하는 디코우더(4)와, 상기 디코우더(4)의 제어클럭, 카운터(3)의 제1분주신호 및 동기제어회로(2)의 반전동기제어신호(SCS) 신호를 입력하여 동기비트, 프레임 구분비트, 시그날비트 및 음성데이타를 추출할 수 있는 제1제어신호(SSVCK), 음성데이타 추출용 제어클럭인 제2제어신호(VCK) 및 데이타를 추출하할 수 있는 제3제어신호(DCK)를 발생하는 신호추출 클럭발생회로(5)로 구성됨을 특징으로 하는 신호동기 및 신호분리 제어클럭 발생회로.

Images