KR880002262B1 - 2선식 디지탈 전화기의 동기 및 타이밍 신호발생회로 - Google Patents

Abstract

내용 없음.

Description

2 선식 디지탈 전화기의 동기 및 타이밍 신호발생회로

제 1 도는 송수신데이터 구성도.

제 2 도는 본 발명에 따른 블럭도.

제 3 도는 제 2 도의 각 부분의 동작파형도.

제 4 도는 본 발명의 실시예의 구체회로도.

제 5 도 및 제 6 도는 제 4 도의 각부분의 동작파형도.

* 도면의 주요부분에 대한 부호의 설명

10 : 데이터 검출회로 20 : 데이터 재생회로

30 : 카운터 40 : 동기 및 클럭펄스 발생회로

50 : 인에이블신호 발생회로 100 : 시프트레지스터

200 : 카운터 202 : D 플립플롭

본 발명은 2선식 디지찰 전화기의 동기 및 타이밍 신호 발생회로에 관한 것으로, 특히 사설 교환기와 디지탈 전화기 또는 데이터 단말이 설치된 디지탈 전화기의 음성신호 또는 데이터의 송수신시 동기 및 타이밍신호 발생회로에 관한 것이다. 종래의 사설 교환기에 있어서는 1쌍의 전화선을 통해 아나로그 음성신호를 송수신하고 테이터 단말을 접속할 경우 따로 2쌍의 전송설을 가설할 수 밖에 없었다. 일반적으로 이와 같은 단점을 해결하기 위해 데이터단말의 신호와 음성 신호를 모두 디지탈 신호로 바꾸고 디지탈 전화기를 통해 이를 송수신함으로써 1쌍의 전화선으로 음성과 단말 데이터를 동시에 전송 할 수 있게 된다. 이와 같은 경우 사설 교환기 측과 디지탈 전화기 측의 디지탈신호 충돌을 막기 위하여 쌍방간에 프레임동기 및 클럭동기를 취하고 필수적인 타이밍 신호를 제공할 필요성이 있게 된다. 이와 같은 문제를 해결하기 위해서는 3가지의 방식이 있어 왔다. 첫째로 주파수 분할방식(Frepueney Division Multiplexing : FDM), 두째 에코 제거방식 Echo Canceller Methhod : ECM), 세째 시간 압축방식(Time Compression Multiplexing : TCM)이다. 주파수 분할방식의 경우에 있어서는 고가의 필터가 요구되며, 에코 제거방식의 경우에 있어서는 복잡한 디지탈 필터를 필요로함과 동시에 간단한 밸런스회로로 구성할 경우 전송거리가 짧아지게 된다.

따라서 저렴한 가격의 회로로써 원거리까지 전송이 가능하려면 시간 압축방식이 가장 적절하다. 그러나 시간 압축방식에 있어서는 프레임 동기와 클럭동기를 취하고 필수적인 타이밍 신호를 제공하기 위해 회로적으로 간단하고 저렴하여 집적화 하기에 용이한 회로가 종래에는 제공되지 않았다.

따라서 본 발명의 목적은 사설 교환기와 2선식 디지탈 전화기간에 주종의 관계로 데이터 송수신을 할 수 있는 간단한 타이밍 신호 발생회로를 제공함에 있다.

본 발명의 또 다른 목적은 2선식 디지탈 전화기에 있어 사설 교환기의 디지탈신호 송신 시간을 검출하여 프레임 동기와 클럭동기를 맞추며 전화선상에서 발생될 수 있는 임펄스성 잡음을 제거할 수 있는 집적화 하기에 편리한 회로를 제공함에 있다.

따라서 상기의 목적을 달성하기 위해 본 발명은 클럭펄스와 사설 교환기로 부터 입력하는 수신 데이터로 부터 데이터 재생 및 동기 펄스 발생을 위한 펄스열을 검출하는 데이터 검출회로와, 상기 데이터 검출회로로 부터 검출된 펄스열에 따라 수신테이터를 재생하는 데이터 재생회로와, 상기 재생된 데이터의 1프레임의 마지막 데이터로 부터 소정의 시간 동안 영 데이터를 카운트하는 카운터와, 상기 카운터의 영 데이터 카운트 후 처음으로 검출된 상기 데이터 검출회로의 펄스열에 따라 프레임 동기 및 동기된 클럭펄스를 발생하는 동기 및 클럭펄스 발생회로와, 상기 클럭펄스를 카운트하여 수신 데이터 유효구간 동안 수신 인에이블 신호를 발생하여 데이터 입력이 없는 소정시간 동안 송신 인에이블 신호를 발생하는 인에이블 신호 발생회로로 구성됨을 특징으로 한다.

이하 본 발명은 첨부된 도면을 참조하여 상세히 설명한다.

제 1도는 사설 교환기와 디지탈 전화기 간에 송수신하는 데이터 구성도로서, 프레임(Frame)의 데이터 구성을 예시한 도면이다. 도면에 나타낸 바와 같이 1프레임의 길이는 총 20비트로서 구성되고 있고, 1비트를 2μ s로서 총 40μ s의 시간을 갖고 있다. 상기 1프레임의 20비트가 40μ s의 시간을 가지는데 대해서 구체적으로 설명하면 다음과 같다.

동기 비트인 SYC1, SYC2가 각각 1비트씩 모두 2비트로 구성되고 제어(Signalling)비트인 S1, S2가 각각 1비트씩 모두 2비트로 구성되어 있다. 상기 1비트는 512KHZ이어서 1비트의 타임은 1/512KHZ=1.953μs가 된다. 따라서 상기 동기 2비트와 제어 2비트의 총 시간은 4비트×2μs=8μs가 된다. 그리고 상기 SYC1은 동기를 위한 데이터로서 항상 "1"이며, SYC2는 프레임 구분 데이터를 나타내고 S1, S2는 디지탈 전화기와 사설 교환기의 마이크로 프로세서간의 통신 데이터로서 소프트 웨어 제어 신호이며, 상기 데이터들은 각각 1비트씩 할당되있다. 또한 제 1도의 Voice는 음성 데이터 비트이고, Date는 사용자 데이터 비트로 이를 각각 분리하여 실을 수 있도록 나누어 표시되어 있다. 상기 음성 데이터 비트(Voice)는 디지탈 전화기의 음성 신호를 디지탈 신호로 변환하여 데이터로 실려있고, 사용자 데이터 비트(Data)는 데이터 단말에서 출력하는 사용자 데이터를 싣을 수 있는데 상기 음성 데이터 비트(Voice)와 사용자 데이타 비트(Date)는 각각 8비트씩 할당되어 있다.

상기와 바와 같이 음성(Voice) 및 데이터 (Data)비트의 각각 8비트를 모두 합하면 16비트가 된다. 이때 역시 1비트가 약 2μs의 시간을 가지므로 16×2μs=32μs가 된다. 따라서 제 1도의 1프레임 20비트는 총 40μs가 된다.[SY1+SY2+S1+S2=4비트(8μs), Voice+Date=16비트(32μs)]또한 디지탈 전화기만 사용 할 때의 데이터 구성도 즉 한 쌍의 전화선으로 디지탈 전화기를 병렬로 사용 할 때는 사용자 데이터(Data)를 음성 데이터(Voice)로 하여 구성할 수도 있다. 상기와 같은 1프레임 정보는 125μs의 버어스트(Burst)주기를 갖고 반복적으로 송수신 되는데, 이는 현재 프레임 시작의 SYC1에서 다음 프레임 시작의 SYC1까지의 발생 시간이 125μs로 125μs마다 1프레임 정보를 반복적으로 송수신할 수 있다.

제 2도에서는 본 발명에 따른 2선식 디지탈 전화기의 동기 및 타이밍 신호 발생회로의 블럭도 로서, 수신 데이터의 데이터를 검출하는 데이터 검출회(10)와, 상기 검출된 데이터를 정형된 데이터로 재생하는 데이터 재생회로(20)와, 상기 데이터 재생회로(20)의 수신 데이터 유무에 따라 세트 또는 리세트 되는 것으로 수신 데이터가 있을 대 리세트 되어 상기 125μs구간 내에서 125μs시작 부터 수신 데이터를 수신하고 수신 데이터가 없을 때 세트되어 카운팅하는데 송신 데이타를 즉시 전송하는 것으로 수신 데이터의 마지막 데이터로부터 수신 데이타가 없는 송신 데이타를 전송할 시간을 소정 카운트하며 소정 시간 영 데이터 카운트신호를 발생하는 카운터(30)와, 수신 데이터의 동기 및 필요한 소정의 동기된 클럭펄스를 발생하는 동기 및 클럭펄스 발생회로(40)와 , 수신 타이밍과 송신 타이밍 시간을 구분해 주는 송수신 인에이블 신호 발생회로(50)로 구성된다.

제 3도는 제 2도의 블럭도의 주요부분에 대한 동작 파형도이다.

제 3도에서 나타낸 바와 같이 데이터(Recive Date ; 이하 RxD라 칭함)가 제 2도의 데이터 검출회로(10)로 클럭펄스(Clock Pulse ; 이하 "CKF"라 칭함)와 함께 입력하면 상기 데이터 검출회로(10)는 상기 수신 데이터 RxD중 논리 "1"이 되는데 데이터를 상기 클럭펄스 CKF의 수개로 샘플링 하여 데이터 검출펄스(Data Detect Pulse ; 이하 "DDP"라 칭함)를 제 3 도와 DDP파형과 같이 출력한다.

상기 수신 데이타 논리 "1"이 되는 데이타를 클럭펄스 DKF수개로 샘플링 한다는 의미는 제 3 도의 DDP파형에서 도시한 바와 같이 데이터 검출펄스 DDP는 RxD의 "1"상태를 클럭펄스 CKF신호와 논리 조합하면 (AND)수개 검출펄스가 발생된다. 따라서 데이터 검출펄스 DDP는 수신 데이터 RxD의 "1"상태를 수개의 샘플된 펄스로 발생되므로 수신 데이터가 있다는 상태를 상기 샘플된 수 만큼 체킹할 수 있으므로 수신 데이타의 지터 등이 발생되더라도 수신 데이터의 상태를 여러번 체킹하게 되어 신뢰성을 높일 수 있다.

상기 데이터 검출펄스 DDP와 상기 클럭펄스 CKF는 함께 데이터 재생회로(20)로 입력하여 수신 신호 RxD에 실려있는 데이터를 재생하므로서 재생 데이터(Regenerator Rx Data ; 이하 "RRXD"라 칭함)를 출력하게 되는 데 상기 재생 데이타(RRXD)중 음성 데이타(Voice)는 디지탈 전화기(도시하지 않았음)을 통해 출력 되고, 데이타(Data)는 데이타 단말에서 처리된다. 상기 데이터 재생회로(20)는 상기 데이터 검출 펄스 DDP의 엎에이지에서 트리거되고 클럭펄스 CKF를 카운트하여 소정의 클럭펄스를 카운트 한 후 리세트시켜 수신 데이터 RxD의 데이터를 재생 정형시킨 데이터를 출력하게 된다. 카운터(30)는 후술하는 동기 및 클럭펄스 발생회로(40)에서 출력하는 동기된 플럭 펄스를 카운트하는 회로로서 상기 데이터 재생회로(20)에서 출력하는 재생 데이터 RRXD의 1프레임 기간 T1중 최후의 논리 "1"후로 부터 상기 1프레임 기간 이상 1버어스트 기간(125μs) T2내의 시간에서 논리"1"를 출력하는 영 데이터 카운드 신호(Zero Data Count ; 이하 "ZDC"라 칭함)를 제 3 도 ZDC파형의 T3와 같이 출력한다. 이를 좀더 구체적으로 설명하면, 동기 및 클럭 발생회로(40)로 부터 카운터(30)의 클럭 신호를 받아 카운팅을 진행하되 상기 동기 및 클럭 발생회로(40)에서 제 3 도와 같이 수신 데이터가 있을 시 수신 데이터 인에이블 RXEN 시간에 데이터를 수신하도록 카운팅하고, 상기 수신 데이타가 없을 때 부터 송신 인에이블 TXEN 을 카운팅한 후 상기 카운터(30)에 의해 T2시간내의 데이타가 없는 영 데이타 구간(T3)을 카운트하여 논리"1"인 "하이"를 출력한다.

따라서 동기 및 클럭펄스 발생회로(40)는 상기 영 데이터 카운트 신호 ZDC와 데이터 검출펄스 DDP를 입력하여 프레임 동기신호(Frame Sync ; 이하

라 칭함)를 수신 데이터(RxD) 프레임의 SYC1(Synchronous 1)입력과 동시에 제 3 도의 프렘임 동기신호

와 같이 출력한다. 여기서 SYC1은 수신 데이터(RxD)의 처음 부분에 제 1 도와 같이 포함되어 있으므로 제 2 도에서 도시할 수 없지만 수신 데이터 RxD에 포함되어 입력된다. 이 프레임 동기신호

는 동기 및 클럭 발생회로(40)를 리세트 시키는 신호로 데이타 검출펄스 DDP와 영 데이타 카운트 신호 ZDC에 의해 동기 및 클럭 발생회로(40)내의 후술하는 제 4 도의 낸드게이트(201)에서 발생된다. 상기 프레임 동기신호

에 의해 재생 데이터 RRXD에 동기된 클럭펄스를 출력하게 되며, 이 클럭펄스와 제 4 도에서 후술하게 되는 영 데이터 검출 신호 ZDD에 의해 인에이블 신호 발생회로(50)는 수신 인에이블 신호(Receive Enable ; 이하 "RXEN"이라 칭함)과 송신인 에이블 신호(Transmit Enable ; 이하 "TXEN"이라 칭함)을 제 3 도의 RXEN 및 TXEN파형과 같이 출력한다.

제 4 도는 제 3 도의 블럭도를 구체화 한 본 발명의 실시예의 회로도로서, 데이터 검출회로(10)는 시프트레지스터(100)와 앤드게이트(101)로 구성되어 있고 동기 및 클럭펄스 발생회로(40)는 카운터(200)와 낸드게이트(201)와 캐패시터 C 및 D플립플롭(202)로 구성됨을 보인 도면이다. 제 4 도에서 시프트레지스터(100)와 카운터(200)의 CK은 클럭(Clock) 입력단이고, 카운터(30)(200)의 Cr은 클리어(Clear) 단이다.

한편 제 5 도는 제 4 도의 데이터 검출회로(10)와 데이터 재생회로(20)의 각 부분의 파형도이며, 제 6 도는 동기 및 클럭펄스 발생회로(40)의 각 부분의 동작 파형도로서 전프레임의 마지막"1"데이터로 부터 다음 프레임의 SYC1의 "1"에 의해 프레임 동기신호

를 출력함을 보인 도면이다.

제 4 도의 데이터 검출회로(10)를 구성하는 시프크레지스터(100)의 데이터 입력 단자(D)로 입력하는 수신데이터 RXD는 첫번째 디지탈 데이터 SYC1이 제 1 도의 데이터 구성도에서 전술한 바와 같이 항상 "1"로 되어 있다. 상기 시프트레지스터(100)은 디지탈 전화기내에서 발생되는 4096KHZ 클럭펄스 CKF에 의해 512Kbit/s로 수신되는 수신 데이터 RxD를 시프트시킨다. 이 때 4096KHZ 클럭펄스 CKF는 1개의 수신 데이터 구간을 샘플링하여 시프트 키는 기능을 하게되는데 상기 제 5 도에서 도시한 바와 같이 상기 시프트레지스터(100)의 출력단자 Q1과 Q2의 시프트된 수신 데이터와 상기 클럭펄스 CKF를 앤드게이트(101)에서는 논리화(AND)하면 3개 신호가 모두 "1"상태에서 클럭펄스 CKF의 펄스 신호만 앤드 게이트(101)을 통해 출력 되므로 수신 데이터가 "1"인 상태에서 2-4개의 데이터 검출 펄스 DDP가 출력하여 제 5 도와 같이 된다. 왜냐하면 앤드게이트(101)의 출력단이 데이터 검출펄스 DDP단과 동일하기 때문이다. 이 경우 수신데이터 RxD의 펄스 폭은 정상적으로 1μs의 펄스 폭을 가지면 상기 4096KHZ클럭펄스는 0.12μs의 펄스폭을 가지는 데 상기 수신 데이터 RxD의 "1"레벨펄스 폭이 약 200ns이하이면 상기 시프트레지스터(100)의 Q2출력이"0"레벨로 되면서 상기 앤드게이트(101)의 출력이 "0"레벨로 되므로 상기 수신 데이터 RxD에 임펄스성 잡음이 실려 좁은오펄스가 발생 하더라도 여과되는 효과는 가지게 된다.

한편 상기 데이터 검출회로(10)의 출력이 되는 상기 앤드게이트(101)의 출력 신호인 데이터 검출 펄스 DDP는 데이터 재생회로(20)로 입력되어 재생 데이터 RRXD를 출력하는 데 상기 데이터 재생회로(20)는 통상의 디지탈 원쇼트(Digital One-shot)회로로서 카운터와 플립플롭으로 구성되며 상기 데이터 검출펄스 DDP가 입력하면 상기 플립플롭은 세트 상태가 됨과 동시에 카운터로 입력하는 클럭펄스 CKF를 카운트 하여 8이 될 때 까지 카운트하고 상기 카운터에서 출력하는 펄스에 의해 폴립플톱을 리세트시켜 수신 데이터 RxD가 "1"일 때 약 2μs의 "1"레벨 데이터를 재생 출력시키고, 상기 수신 데이터 RxD가 "0"일 때는 상기 플립플롭은 "0"레벨을 출력하여 수신 데이터 RxD의 재생 데이터 RRXD를 제 5 도와 같이 출력하게 된다.

한편 카운터(30)은 통상의 32분주 카운터로서 상기 재생 데이터 RRXD를 리세트 펄스로 입력하고 후술하는 카운터(200)에서 클럭펄스 CKF를 8분주한 출력 클럭펄스 512KHZ를 클럭펄스로 입력한다. 따라서 재생 데이터 RRXD가 "1"일 때는 상기 카운터(30)는 리세트되고 "0"일 때는 상기 512KHZ를 카운트하여 31개의 펄스가 카운트되면 "1"상태를 제 6 도와 같이 영 데이터 카운트 신호 ZDC로 출력한다. 본 발명에 있어서는 클럭펄스 512KHZ를 카운트하여 31개의 펄스(약59μs)를 카운트 하였지만 어떤 클럭펄스를 카운트하던지 수신 데이터 RXD의 1프레임의 시간(40μs)보다 길게 되도록 카운트하여야 한다. 왜냐하면 1프레임은 첫번째 비트만"1"이 되고 이후 수신 데이터 비트가 "0"가 되다가 마지막 데이터 비트가 "1"이 될 수 있기 때문에 마지막 데이터에서 후술하는 프레임 동기신호가 출력되지 않게 하기 위함이다.

상술한 바와 같이 제 6 도의 영 데이터 카운트 신호 ZDC은 카운터(30)로 부터 출력하여 동기 및 클럭펄스 발생회로(40)의 D플립프롭(202)의 클럭 입력단자(CK)에 입력한다. 데이터 입력단자(D)는 논리"1"상태로 고정되어 있으므로 상기 신호 ZDC의 엎에지에서 상기 플립플롭(202)의 Q출력은 "1"이 출력하며 이 출력은 낸드게이트(201)로 입력하는 한편 캐패시터 C에는 상기 "1"상태가 출력되게 된다. 그 후 수신 데이터 RxD의 다음 프레임의 첫번째 데이터"1"이 입력하면 상술한바와 같이 엔드 게이트(101)에서는 샘플링된 CKF펄스가 출력하므로 상기 낸드게이트(201)의 출력은 "0"레벨로 떨어지면서 상기 D플립플롭(202)을 리세트 시키게 된다. 따라서 D플립플롭의 출력 단자(Q)는 "0"레벨로 되지만 상기 캐패시터 C에 충전된 논리 "1"상태에 의한 방전시간만큼 "1"상태를 유지하다가 "0"으로 되면서 낸드게이트(201)의 출력은 "1"상태로 복귀하게 된다. 따라서 낸드게이트(201)에서 출력하는 펄스는 프레임 동기펄스

가 되며 프레임 동기펄스

의 폭은 100ns정도로 되도록 상기 캐패시터 C의 값을 설정 사용하게 된다.

또한 상기 프레임 동기펄스

가 "1"상태로 되면, 즉시 카운터(200)은 세트 상태가 되게되며 클럭펄스 CKF를 8분주한 클럭펄스와 32분주한 클럭펄스를 각각 출력 단자Q3 와 Q5에서 출력하게 되며 상기 카운터(200)의 출력 단자 Q3의 출력 신호가 카운터(30)의 클럭CK으로 입력되어 카운팅된다. 이때 상기 카운터(30)의 영 데이터 카운터 신호 ZDC를 D플립플롭(202)에서 래치하고 앤드게이트(101)의 출력 데이터 검출 펄스 DDP에 따라 낸드게이트(201)에 의해 카운터(200) 및 디플립플롭(202)을 리세트 및 세트하므로서 수신 데이터 RXD와 동기가 잡히게 된다.

따라서 제 6 도와 같은 동작 파형도를 나타내게 된다. 한편 동기 및 클럭펄스 발생회로(40)의 카운트(200)에서 출력하는 Q5의 출력(128KHZ)과 D플립플롭(202)의

출력은 인에이블 신호 발생회로(50)로 입력하게 된다.

인에이블 신호 발생회로(50)는 데이터 재생회로(20)와 마원쇼트회로 2개로 구성되는데 상기 128KHZ를 카운트하여 44μs후 플립플롭을 리세트시키며 플립플롭은 상기 D플립플롭(202)의

출력을 클럭 입력 단자에 입력하여 엎에지에서 트리거하게 함으로써 수신 인에이블 신호 RXEN를 출력하며 수신 인에이블 신호를 다른 1개의 디지탈 원쇼트 회로로 된 플립플롭의 클럭 입력 단자로 입력하고 상기 128KHZ를 카운터의 클럭입력으로 하여 상기 인에이블 신호 RXEN이 출력한 후 마찬가지로 44μs의 송신 인에이블 신호 TXEN을 출력하게 하므로써 수신시와 송신시의 구별을 시간에 따라 구분을 하게 된다. 상기 송신시 44μs는 원래 1프레임의 시간이 20bit의 40μs였으나 4μs을 추가한 것은 수신 시스템(Slave)에서 수신 데이터 RxD를 받고 송신 데이터 TxD를 즉시 전송하는 데 있어서 수신 데이터 RxD에서 송신 데이터 TxD로 전환시소정시간 여유를 주어 송수신 전환 스위칭에 따른 스위칭 노이즈를 제거하기 위해 제로비트를 2비트정도 추가하게 된다.

따라서 수신 인에이블 신호 RXEN은 제 3 도와 같이 프레임 구간에서만 출력하게 되는데 수 비트의 보호시간(quard time)을 추가시킬 수 있다. 즉, 제로카운트 신호 ZDC에 문제가 되지 않는다면 스위칭 노이즈 완벽하게 제거하기 위해 수비트를 더 추가 할 수 있다. 본 발명에서는 4μs정도(2비트)의 보호시간을 두고 있다.

상술한바와 같이 본 발명은 음성 및 데이터 겸용 전화기 또는 2선식 데이터 단말 멀티플렉서 또는 2인 동시 통화 2선식 디지탈 전화기에 적용하므로서 기존의 1쌍의 포설된 전화선을 사용하여 음성 및 단말 데이터를 동시에 송수신할 수 있는 실용성있는 동기 및 클럭펄스 발생회로이며 수신 데이터에 실려오는 임펄스성잡음을 제거하며 회로구성이 디지탈화 되있어 집적화 하기에 용이하며 저렴한 가격으로 제공될 수 있는 잇점이 있게 된다.

Claims (3)

1. 송신 및 수신시간을 구분하는 송수신 인에이블 신호 발생회로(50)를 구비한 2선식 디지탈 전화기의 동기 및 타이밍 신호 발생회로에 있어서, 클럭펄스(CKF)로 수신 데이터(RxD)를 샘플링하여 펄스열을 검출하는 데이터 검출회로(10)와, 상기 검출된 펄스열과 상기 클럭펄스(CKF)를 입력하여 소정시간의 정형된 데이터를 재생하는 데이터 재생회로(20)와, 상기 재생된 데이터의 1프레임의 마지막 데이터로 부터 동 클럭펄스에 따라 소정시간동안 영 데이터를 카운트하고 영 데이터 카운트 신호(ZDC)를 출력하는 카운터 0)와, 상기 영 데이터 카운트 후 처음으로 검출된 상기 데이터 검출회로(10)의 펄스열과 상기 영 데이터 카운트 신호(ZDC)에 의해 프레임 동기 및 동기된 플럭펄스를 발생하는 동기 및 클럭펄스 발생회로(40)로 구성됨을 특징으로 하는 회로.
2. 제 1 항에 있어서, 데이터 검출회로(10)가 수신 데이터(RCD)와 클럭펄스(CKF)를 입력하여 상기 데이터를 시프트시키는 시프트레지스터(100)와 상기 시프트된 데이터와 상기 클럭펄스를 입력하여 소정의 갯수의 펄스열을 출력하는 게이트(101)로 구성됨을 특징으로 하는 회로.
3. 제 1 항에 있어서, 동기 및 클럭펄스 발생회로(40)가 영 데이터 카운트 신호(ZDC)를 입력하는 플립플롭(202)과 상기 플립플롭(202)의 출력과 데이터 검출회로(10)의 검출펄스열을 입력하는 게이트(201) 및 클럭펄스(CKF)를 입력하여 분주된 소정의 클럭펄스를 발생하는 카운터(200) 및 상기 플립플롭(202)의 출력단에 접속된 캐패시터(C)를 구비하여 프레임의 첫번째 데이터가 입력하면 상기 게이트(201)로 부터 프레임 동기신호를 출력함과 동시에 상기 플립플롭(202)의 리세트시킴과 동시에 상기 카운터(200)를 상기 캐패시터(C)의 값에 따라 정해지는 소정의 시간동안 리세트시킨 후 다시 카운팅 동작을 함으로써 동기 클럭펄스를 발생하고 프레임 동기신호를 출력함을 특징으로 하는 회로.

Images