SU708527A1 - Преобразователь двоичной последовательности в дуобинарную - Google Patents
Преобразователь двоичной последовательности в дуобинарную Download PDFInfo
- Publication number
- SU708527A1 SU708527A1 SU782628901A SU2628901A SU708527A1 SU 708527 A1 SU708527 A1 SU 708527A1 SU 782628901 A SU782628901 A SU 782628901A SU 2628901 A SU2628901 A SU 2628901A SU 708527 A1 SU708527 A1 SU 708527A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- sequence
- converter
- binary
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
1
Изобретение касаетс передачи данных и может быть применено в устройствах преобразовани сигналов с коррел ционными св з ми между сигналами.
Известен преобразователь двоичной последовательности в дуобинарнуто, содержащий блок стробировани , выкод которого подключен к счетному входу триггера и элемент ИЛИ, при этом на первьй вход блока стробировани подан синхронизирующий сигнал, и элемент задержки {З-}
Однако быстродействие этого преобразовател невысоко из-за необходимости обеспечивать задержку последовательности на длительность единичного элемента.
Цель изобретени - повышение быстродействи преобразовател .
Дл этого в преобразователь двоичной последовательности в дуобинарную, содер- жаший бНок стробировани , выход которого подключен к счетному входу триггера, и элемеЕ1т ИЛИ, при этом на первый вход блока стробировани подан синхронизирующий сигнал, введены два элемента И .н
инвертор, выход которого соединен с первым входом элемента ИЛИ, к второму входу которого подключен выход первого элемента И, первый вход которого соединен с первым выходом триггера, второй выход которого подключен к первому входу второго элемента И, которого соединен с входом инвертора, а вторые входы элементов И соединены с вторым входом блока стробированн .
0
На чертеже приведена .структурна электрическа схема преобразовател .
Преобразователь содержит блок 1 стробировани , триггер 2 со счгтным входом, элементы 3,4 И, инвертор 5, элемент
s 6 ИЛИ.
Преобразователь работает следующим образом.
На блок 1 Стробировани подаютс информационные двоичные символы и си хронизируюшие сигналы. Причем информационные символы подаютс па зппрещоюший вход, синхронизирующие на pnapouiasoщий . Поэтому сигналы на выходе: блока
J. стробировани по вл ютс лишь в моменты действи только синхронизирующих сигналов на его входе.
Исходное состо ние триггера 2 со счетным входом произвольное. Под действием каждого сигнала с выхода блока 1 стробировани состо ние триггера 2 измен етс на противоноложное. Сигналы с выходов триггера 2 воздействуют на первые входы элементов 3,4 И, На вторые входы элементов 3,4 И подаютс информационные двоичные сигналы, поступающие на аход преобразовател , Сигналы на выходах элементов 3 и 4 И пб вл ютс Б моменты совпадени сигна лов на их первых и вторых входах. Так как элементы 3 и 4 И первыми входами подключены к выходам триггера 2, а вторыми аходами - к информационному аходу преобразоватеп , то сигналы на
ах выходах повтор ют соот-ветствующие информационные сигналы и никогда не совпадают по времени,
Сигналы с выхода элемента 3 И поступают непосредственно на вход элемента 6 ИЛИ, с выхода элемента 4 И перед подачей на вход элемента 6 ИЛИ .Лроход т инвертор S, который изм©;1 ет . их пол рность. Элемент 6 ИЛИ обеспечивает сборку поступающих на его входы сигналов (без изменени пол рностей ) .
Получаема на выходе элемента 6 ИЛИ последовательность сигналов вл етс дуобинарной (двойной двоичной).
Таким образом, предлагаемый преобразователь позвол ет формировать из двоичной последовательности дуобинарную . При этом задержка в передаваемой информации исключаетс , т.е. повышаетс быстродействие преобразовател .
Claims (1)
- ФормулаизобретениПреобразователь двоичной последовательности в дуобинарную, содержащий блок стробировани , выход которого подключен к счетному аходу триггера, и элемент ИЛИ, при этом на первый вход блока стробировани подай сиьгхронизирующий сигнал, отличающийс тем, что, с целью повышени его быстродействи , введены два элемента И и инвертор, выход которого соединен с первым аходом элемента ИЛИ, к второму аходу которого подключен выхо первого элемента И, первый аход которого соединен с первым вькодом триггера , второй вькод которого подключен к первому входу второго элемента И, выход которого соединен с входом инвертора , а вторые входы элементов И соединены с вторым входом блока стробировани .Источники информации, прин тые во внимание при .экспертиз 1. Базилевич Е. В- и др. Передача данньк. Информационный сб. Техника .св зи за рубежом М., Св аь, 1969, с. 114 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782628901A SU708527A1 (ru) | 1978-06-15 | 1978-06-15 | Преобразователь двоичной последовательности в дуобинарную |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782628901A SU708527A1 (ru) | 1978-06-15 | 1978-06-15 | Преобразователь двоичной последовательности в дуобинарную |
Publications (1)
Publication Number | Publication Date |
---|---|
SU708527A1 true SU708527A1 (ru) | 1980-01-05 |
Family
ID=20770236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782628901A SU708527A1 (ru) | 1978-06-15 | 1978-06-15 | Преобразователь двоичной последовательности в дуобинарную |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU708527A1 (ru) |
-
1978
- 1978-06-15 SU SU782628901A patent/SU708527A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU708527A1 (ru) | Преобразователь двоичной последовательности в дуобинарную | |
SU1091162A2 (ru) | Блок приоритета | |
SU1495998A1 (ru) | Преобразователь кода | |
SU531269A1 (ru) | Устройство формировани пачек импульсов | |
SU1185637A1 (ru) | Устройство дл передачи дискретной информации | |
SU417914A1 (ru) | ||
SU1372624A1 (ru) | Преобразователь кода | |
SU944136A1 (ru) | Устройство цикловой синхронизации | |
SU1325707A1 (ru) | Преобразователь кода | |
SU1392622A1 (ru) | Устройство дл приема сигналов в многоканальной когерентной системе св зи | |
SU1163478A1 (ru) | Преобразователь двоичного кода в биимпульсный | |
SU677121A1 (ru) | Устройство устранени дроблений принимаемых сигналов | |
SU591859A1 (ru) | Устройство дл формировани остатка по модулю три | |
SU633152A1 (ru) | Синхронизирующее устройство | |
SU1256199A2 (ru) | Делитель частоты на три | |
SU1058081A1 (ru) | Устройство синхронизации последовательности импульсов | |
SU542991A2 (ru) | Устройство цикловой синхронизации | |
SU1045389A1 (ru) | Коммутатор каналов | |
SU745002A1 (ru) | Устройство передачи данных | |
SU1462485A2 (ru) | Преобразователь последовательного кода в параллельный | |
SU540392A1 (ru) | Устройство дл формировани международного телеграфного кода N 2 | |
SU734782A1 (ru) | Устройство дл передачи и приема дискретных сигналов | |
SU684710A1 (ru) | Фазоимпульсный преобразователь | |
SU1615890A1 (ru) | Преобразователь пр мого кода в относительный | |
SU466502A1 (ru) | Устройство дл приема и ввода информации в цифровую вычислительную машину |