SU1615890A1 - Преобразователь пр мого кода в относительный - Google Patents

Abstract

Изобретение относитс  к электросв зи, вычислительной технике и может использоватьс  в системах обработки и передачи дискретной информации. Изобретение обеспечивает преобразование кода на тактовой частоте, превышающей в два раза тактовую частоту работы триггеров 6, 7, что повышает быстродействие преобразовател . Преобразователь содержит делитель 1 частоты на два, элементы 2, 3 задержки, элементы 4, 5 И, счетные триггеры 6, 7, элемент 8 равнозначности, тактовый, информационный входы 9, 10 и выход 11. 2 ил.

Description

в моменты изменени  уровн  импульсов

О, Послеот О к 1 или от 1 к

довательности двоичных сигналов, формируемые на выходах триггеров 6 и 7 (фиг.2и,к),, с помощью элемента 8 равнозначности объедин ютс  в информационную последовательность (фиг.2л), в которой передаваема  информаци  заключена не в самом значении фазы текущей посылки сигнала, а в разности фаз текущей и предшествующей посьшок , i

/Тл  повышени  точности преобразовани , св занной с изменением времени задержки сигналов в функциональных элементах при воздействии окружающей среды, в преобразователь введены элементы 2 и 3 задержки, исклга- чаюгщ1е ложное переключение триггеров 6 и 7.

Преобразователь пр мого кода в относительный, содержащий первый и второй элементы И, первые входы которых объединены и  вл ютс  информационным входом преобразовател , выходы

первого и второго элементов И соединены с входами соответственно первого и второго триггеров, отличающийс  тем, что, с цел«ю повышени  быстродействи  преобразовател , в него введены элемент равнозначности , элементы задержки и делитель частоты, вход которого  вл етс  тактовым входом преобразовател ,пр мой выход делител  частоты соединен

непосредственно с вторым входом первого элемента И и через первый эле- мент задержки с третьим входом первого элемента И, инверсный выход делител  частоты соединен непосредствен516158906

но с вторым входом второго элемента И единены соотпетственно с первым и вто- и через второй элемент задержки с рым ьходами элемента р внозначности, третьим входом второго элемента И,вы- выход которого  вл етс  выходом пре- ходы первого и второго триггеров со- образовател .

5 dJ- г «

л. е -

ж

3

и

к J}

Фиг. г

Claims (1)

1. Формула изобретения

   Преобразователь прямого кода в относительный, содержащий первый и второй элементы И, первые входы которых объединены и являются информационным входом преобразователя, выходы первого и второго элементов И соединены с входами соответственно первого и второго триггеров, отличающийся тем, что, с целью повышения быстродействия преобразователя , в него введены элемент равнозначности, элементы задержки и делитель частоты, вход которого является тактовым входом преобразователя прямой выход делителя частоты соединен непосредственно с вторым входом первого элемента И и через первый эле- г, мент задержки с третьим входом первого элемента И, инверсный выход делителя частоты соединен непосредствен5 но с вторым входом второго элемента И и через второй элемент задержки с третьим входом второго элемента И,выходы первого и второго триггеров со единены соответственно с первым и вторым ьходами элемента равнозначности, выход которого является выходом преобразователя.