SU1533001A1 - Делитель частоты - Google Patents
Делитель частоты Download PDFInfo
- Publication number
- SU1533001A1 SU1533001A1 SU874353074A SU4353074A SU1533001A1 SU 1533001 A1 SU1533001 A1 SU 1533001A1 SU 874353074 A SU874353074 A SU 874353074A SU 4353074 A SU4353074 A SU 4353074A SU 1533001 A1 SU1533001 A1 SU 1533001A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- flip
- flop
- input
- frequency divider
- trigger
- Prior art date
Links
- 230000010365 information processing Effects 0.000 abstract description 2
- 238000009434 installation Methods 0.000 abstract 1
- 238000005259 measurement Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
Изобретение может использоватьс в устройствах обработки цифровой информации, в измерительных приборах, в синтезаторах частот. Цель изобретени - увеличение коэффициента делени (до п ти) достигаетс за счет введени триггера 4 и обратной св зи на установочный вход триггера 2, который совместно с триггером 3 имел коэффициент делени , равный трем. Тактовые входы всех триггеров соединены с входной шиной 1. 2 ил.
Description
Фиг.1
31
Изобретение относитс к импульсно технике и может быть использовано п устройствах обработки цифровой информации , измерительных приборах, синтезаторах частот.
Цель изобретени - увеличение коэффициента делени .
На фиг.1 приведена электрическа функциональна схема делител частоты; на фиг.2 - временные диаграммы, по сн ющие его работу.
Делитель частоты содержит входную шину 1, котора соединена с С-вх дами первого и второго D-триггеров 2 и 3 и Ж-триггера 4, инверсный выход которого соединен с S-входом первого D-триггера 2, пр мой выход которого соединен с R-входом второго П-триггера 3, инверсный выход и D-вход которого соединен с D-входом первого D-триггера 2, а пр мой выход - с J- и К-входами JK-тригге- ра 4.
Делитель часгшы работает следующим образом.
При подаче на UIUHV 1 импульсов (фиг.2а) все триггеры из исходного нулевого состо ни последовательно переключаютс в соответствии с сигналами , присутствующими на их входах , и с уровнем активности (Фронт- ере т) их С-входол. D-триггер 2 устанавливаетс в единичное состо ние по фронту первого и возвращаетс в ну г ъ
0
300
14
левое состо ние по фронту п того импульсов на шине 1 (фиг.26). D-триггер 3 устанавливаетс в единичное состо ние по Фронтам второго и четвертого и возвращаетс в нулевое состо ние по фронтам третьего и п того импульсов на шине 1 (фиг.2в). JK-триггер 4 устанавливаетс в единичное состо ние по срезу второго и воз- вращаетс в нулевое состо ние по срезу четвертого импульса на шине 1 (фиг.2г).
Таким образом, предлагаемый делитель частоты обеспечивает деление частоты на п ть (на. выходах D-триггера 2 и JK-триггера 4) и на 2,5 (на выходах D-триггера З).
Claims (1)
- Формула изобретениДелитель частоты, содержащий два D-триггера, С-входы которых соединены с входной шиной, пр мой выход первого из которых соединен с R-входом второго D-триггера, D-вход и инверсный выход которого соединены с D-входом первого D-триггера, отличающийс тем, что, с целью увеличени коэффициента делени , в него введен JK-триггер, J- и К-входы которого соединены с пр мым выходом второго D-триггера, С-вход которого соединен с С-входом JK-триггера, инверсный выход которого соединен с S-входом первого D-триггера.s 1 г з«J L
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU874353074A SU1533001A1 (ru) | 1987-12-30 | 1987-12-30 | Делитель частоты |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU874353074A SU1533001A1 (ru) | 1987-12-30 | 1987-12-30 | Делитель частоты |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1533001A1 true SU1533001A1 (ru) | 1989-12-30 |
Family
ID=21346161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU874353074A SU1533001A1 (ru) | 1987-12-30 | 1987-12-30 | Делитель частоты |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1533001A1 (ru) |
-
1987
- 1987-12-30 SU SU874353074A patent/SU1533001A1/ru active
Non-Patent Citations (1)
| Title |
|---|
| Авторское свидетельство СССР № 1272502, кл. Н 03 К 23/00,15.04.85. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS53139456A (en) | Clock driver circuit | |
| SU1309303A1 (ru) | Синхронный делитель частоты следовани импульсов на п ть | |
| SU1145476A1 (ru) | Синхронный делитель частоты следовани импульсов на 5 | |
| SU1256199A2 (ru) | Делитель частоты на три | |
| SU869060A1 (ru) | Делитель частоты импульсов | |
| SU575767A1 (ru) | Формирователь импульсов | |
| SU1534750A1 (ru) | Устройство тактовой синхронизации | |
| SU633152A1 (ru) | Синхронизирующее устройство | |
| SU1311018A1 (ru) | Делитель частоты следовани импульсов на три | |
| SU1167729A2 (ru) | Делитель частоты импульсов | |
| SU1226451A1 (ru) | Генератор последовательности случайных чисел | |
| SU1626352A1 (ru) | Формирователь одиночного импульса | |
| SU1312743A1 (ru) | Устройство дл декодировани кода Миллера | |
| SU748883A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
| SU1420659A2 (ru) | Селектор импульсов по длительности | |
| SU790120A1 (ru) | Устройство дл синхронизации импульсов | |
| SU1374400A1 (ru) | Цифровой частотный дискриминатор | |
| SU758500A1 (ru) | Синхронизатор импульсов | |
| SU661750A1 (ru) | Устройство дл подавлени помех | |
| SU1580534A1 (ru) | Троичное счетное устройство | |
| SU1084980A1 (ru) | Устройство дл преобразовани серии импульсов в пр моугольный импульс | |
| SU1511853A1 (ru) | Преобразователь серии импульсов в пр моугольный импульс | |
| SU580647A1 (ru) | Делитель частоты с дробным коэффициентом делени | |
| SU744947A1 (ru) | Устройство дл синхронизации импульсов | |
| SU1424120A1 (ru) | Дискриминатор длительности импульсов |