SU1434433A1 - Многоканальное устройство дл обработки запросов - Google Patents
Многоканальное устройство дл обработки запросов Download PDFInfo
- Publication number
- SU1434433A1 SU1434433A1 SU874227633A SU4227633A SU1434433A1 SU 1434433 A1 SU1434433 A1 SU 1434433A1 SU 874227633 A SU874227633 A SU 874227633A SU 4227633 A SU4227633 A SU 4227633A SU 1434433 A1 SU1434433 A1 SU 1434433A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- group
- output
- inputs
- trigger
- Prior art date
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
4i 4
00
00
Изобретение относитс к вычислительной технике, в частности, к устройствам дл управлени очередностью обслуживани и может быть использовано при построении различных устройств автоматики и информационно-измерительной техники .
Цель изобретени - повышение быстродействи устройства.
На чертеже представлена функциональна схема устройства.,
Многоканальное устройство дл обработки запросов содержит элемент И 1, элемент 2 задержки, счетчик 3, дешифратор 4, группу элементов И 5-7, группу триггеров 8-10, элемент И 11, вход 12 сброса устройства, тактовый вход 13 устройства, запросные входы 14-16 устройства, выходы 17-19 устройства, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 20, группу элементов НЕ 21-23, группу элементов И 24-26, элемент ИЛИ 27, триггер 28, элемент ИЛИ-НЕ 29, элемент И 30, элемент ИЛИ 31 и триггер 32. Устройство работает следующим образом.
После включени питани на вход 12 сброса устройства подаетс сигнал, сбрасы- вающий триггеры 8-10 группы в нулевое состо ние и перевод щий триггер 32 в сос- то ние «1. Единичное значение сигнала на пр мом выходе триггера 32 означает, что устройство обслуживани абонентов готово прин ть абонента на обслуживание. В исходном состо нии счетчик 3 работает в режиме счета и на выходах дешифра- тора 4 поочередно по вл етс сигнал, который поступает на входы соответствую- щих элементов И 5-7 группы и на элементы И 24-26 группы. Статический сигнал запроса источника информации, поступающий на один из запросных входов или одновременно на входы 14-16, совпадает с единичным сигналом на входах од- него из элементов И группы, например на элементе И 5, по вившийс уровень «1 на выходе которого, поступа на вход триггера 8, создает услови дл перевода его в единичное состо ние. Этот же сигнал поступает на соответствующий вход элемента ИЛИ-НЕ 29, на выходе которого вырабатываетс нулевой сигнал, запрещающий прохождение тактовых импульсов через элемент И 1 и создающий услови дл прохождени тактовых импульсов через элемент И 30.
По переднему фронту следующего тактового импульса, прошедшего через элемент И 30, производитс переключение триггера 8 в единичное состо ние. С пр мого выхода триггера 8 поступает сигнал на разреще- ние запроса по выходу 17, а с его инверсного выхода поступает сигнал на элемент И 11, с выхода которого сигнал нулевого уровн поступает на Р-вход триггера 32 и сбрасывает его, запреща дальнейшее прохождение тактовых импульсов че
рез элемент И 30.
По заднему фронту этого же тактового импульса через элемент ИЛИ 31 содержимое счетчика 3 увеличиваетс на единицу , а на выходе дешифратора 4 по вл етс очередной сигнал. Таким образом инициируетс поиск следующего запроса. Если при этом на входе 15 сигнал запроса источника информации отсутствует, то на соответствующие входы элемента ИЛИ-НЕ 29 поступают нулевые сигналы, а на выходе вырабатываетс сигнал единичного уровн , разрещающий прохождение тактовых импульсов через элемент И 1. Одновременно с этим на выходе элемента НЕ 22 возникает уровень «1, который, совпада с разрешающим уровнем сигнала с выхода дешифратора 4, вызывает формирование уровн «1 на выходе элемента И 25 второй группы, поступающего через элемент ИЛИ 27 на тактовый вход работающего в режиме
0 счета триггера 28, который при этом опрокидываетс и на его пр мом выходе формируетс уровень «1, поступающий на первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 20, на выходе которого фор5 мируетс инверси тактовой частоты. В результате этого очередной переброс счетчика 3 происходит через врем Т/2, а не через Т. При этом очередной сигнал на выходе дешифратора 4 также формируетс с опережением , равным Т/2. При опросе очеред0 ного запросного входа, на котором сигнал запроса также отсутствует, происходит обратное опрокидывание триггера 28, в результате чего фаза тактового сигнала на выходе элемента ИСКЛЮЧАЮЩЕЕ. ИЛИ 20 возобновл етс .
5 Процесс опроса запросны.х входов продолжаетс до момента, пока на входах одного из элементов И 5-7 не по вл етс два единичных сигнала и на вход триггера группы триггеров 8-10-поступает сигнал, . разрешающий переключение его в единич- мое состо ние. Этот сигнал поступает также на соответствующий вход элемента ИЛИ- НЕ 29 и приводит к формированию на выходе сигнала нулевого уровн , запрещающего прохождение тактовых импульсов
5 через элемент И 1. Таким образом на входах элементов И 1 и 30 созданы услови , запрещающие прохождение тактовых импульсов.
Устройство останавливаетс и ожидает окончани обслуживани абонента.
0 По окончании обслуживани по данному запросу на вход 12 сброса устройства поступает сигнал, сбрасывающий триггер 8 в нулевое состо ние и через элемент задержки 2 устанавливающий триггер 32 в единичное состо ние. Единичный сигнал
на пр мом выходе триггера 32 разрешает- прохождение тактовых импульсов через элемент И 30. По переднему фронту очередного тактового импульса производитс
выбор на обслуживание абонента, соответствующего найденному запросу, а по заднему фронту импульса инициируетс поиск следующего запроса.
вторыми входами соответствующих элементов И первой группы и первыми входами соответствующих элементов И второй группы, выходы которых соединены с вхоДальнейща работа происходит анало- 5 дами первого элемента ИЛИ, выход которого
соединен со счетным входом первого триггера , выход которого соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы элементов НЕ группы соединены с вторыми входами соответствующих элементов И второй группы, отличающеес тем, что, с целью повышени быстродействи , в него введен второй триггер, третий элемент И, второй элемент ИЛИ и элемент ИЛИ-НЕ, выход которого соединен с
гично.
Claims (1)
- Формула изобретени Многоканальное устройство дл обработ10соединен со счетным входом первого триггера , выход которого соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы элементов НЕ группы соединены с вторыми входами соответствующих элементов И второй группы, отличающеес тем, что, с целью повышени быстродействи , в него введен второй триггер, третий элемент И, второй элемент ИЛИ и элемент ИЛИ-НЕ, выход которого соединен сход которого соединен спервым входом второго элемента ИЛИ итактовыми входами триггеров группы,выход второго элемента И соединен свторым входомки запросов, содержащее счетчик, дещиф- ратор, элемент задержки, первый и второй элементы И, первую и вторую групНы элементов И, группу элементов НЕ, первыйэлемент ИЛИ, первый триггер, элемент ч:. ./. ,. ..j, ..„.(.v,. „ .,.,... ИСКЛЮЧАЮЩЕЕ ИЛИ, группу триггеров,15 вторым входом второго элемента И и ин пр мые выходы которых образуют группуверсным входом третьего элемента И, вы выходов устройства, группа запросных входов устройства соединена с входами соответствующих элементов НЕ группы и с первыми входами соответствующих элементов ...... .. -г -И второй группы, выходы которых сое-20 второго элемента ИЛИ, выход которого динены с информационными входами соот-соединен со счетн ым входом счетчика, ветствующих триггеров группы, инверсныевыход элемента ИСКЛЮЧАЮЩЕЕ И.аИ выходы которых соединены с входами пер-соединен с первым пр мым входом третье- вого элемента И, вход сброса устройстваго элемента И, второй пр мой вход кото- соединен с входами, сброса триггеров25 соединен с выходом второго тригге- группы, тактовый вход устройства соеди-ра, вход сброса которого соединен с вы- нен с первым входом элемента ИСКЛЮ-ходом первого элемента И, вход сброса ЧАЮЩЕЕ ИЛИ, выход которого соединенустройства через элемент задержки соед: с первым входом второго элемента И,нен с входом установки второго триггера, выходы счетчика соединены с входами де-выходы элементов И первой группы соеди- шифратора, выходы которого соединены с30 нены с входами элемента ИЛИ-НЕ.вторыми входами соответствующих элементов И первой группы и первыми входами соответствующих элементов И второй группы, выходы которых соединены с входами первого элемента ИЛИ, выход которогодами первого элемента ИЛИ, выход которогосоединен со счетным входом первого триггера , выход которого соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы элементов НЕ группы соединены с вторыми входами соответствующих элементов И второй группы, отличающеес тем, что, с целью повышени быстродействи , в него введен второй триггер, третий элемент И, второй элемент ИЛИ и элемент ИЛИ-НЕ, выход которого соединен сч:. ./. ,. ..j, ..„.(.v,. „ .,.,... вторым входом второго элемента И и ин версным входом третьего элемента И, вы ...... .. -г -ход которого соединен спервым входом второго элемента ИЛИ итактовыми входами триггеров группы,выход второго элемента И соединен свторым входомч:. ./. ,. ..j, ..„.(.v,. „ .,.,... вторым входом второго элемента И и ин версным входом третьего элемента И, вы ...... .. -г -второго элемента ИЛИ, выход которого соединен со счетн ым входом счетчика, выход элемента ИСКЛЮЧАЮЩЕЕ И.аИ соединен с первым пр мым входом третье- го элемента И, второй пр мой вход кото- соединен с выходом второго тригге- ра, вход сброса которого соединен с вы- ходом первого элемента И, вход сброса устройства через элемент задержки соед: нен с входом установки второго триггера, выходы элементов И первой группы соеди- нены с входами элемента ИЛИ-НЕ.п о
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874227633A SU1434433A1 (ru) | 1987-04-13 | 1987-04-13 | Многоканальное устройство дл обработки запросов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874227633A SU1434433A1 (ru) | 1987-04-13 | 1987-04-13 | Многоканальное устройство дл обработки запросов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1434433A1 true SU1434433A1 (ru) | 1988-10-30 |
Family
ID=21297462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874227633A SU1434433A1 (ru) | 1987-04-13 | 1987-04-13 | Многоканальное устройство дл обработки запросов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1434433A1 (ru) |
-
1987
- 1987-04-13 SU SU874227633A patent/SU1434433A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1075263,кл. G 06 F 9/46, 1983. Авторское свидетельство СССР № 1201838, кл. G 06 F 9/46, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1434433A1 (ru) | Многоканальное устройство дл обработки запросов | |
SU1748241A1 (ru) | Цифровой широтно-импульсный модул тор | |
SU1667268A1 (ru) | Устройство предварительной синхронизации | |
SU1520515A1 (ru) | Многоканальное устройство приоритета | |
SU723777A1 (ru) | Коммутатор | |
SU1661979A1 (ru) | Устройство дл выделени первого и последнего импульсов в пачке | |
RU1811003C (ru) | Устройство дл разделени импульсов | |
SU1651285A1 (ru) | Многоканальное устройство приоритета | |
SU1370750A1 (ru) | Устройство тактовой синхронизации | |
SU1091162A2 (ru) | Блок приоритета | |
SU1437862A1 (ru) | Многоканальное устройство приоритета | |
SU1695389A1 (ru) | Устройство дл сдвига импульсов | |
SU915079A1 (ru) | Квадратор амплитудно-модулированного импульсного напряжения 1 | |
SU896624A1 (ru) | Многоканальное приоритетное устройство | |
SU1422378A1 (ru) | Устройство дл синхронизации импульсов | |
SU1615890A1 (ru) | Преобразователь пр мого кода в относительный | |
SU454546A1 (ru) | Устройство дл выработки сигнала окончани обмена информацией | |
SU1193672A1 (ru) | Числоимпульсный квадратор | |
SU1487039A1 (ru) | Многоканальное устройство приоритета | |
SU598257A1 (ru) | Двухканальное устройство дл селекции последовательности однородных сигналов | |
SU1495998A1 (ru) | Преобразователь кода | |
SU1336004A1 (ru) | Устройство дл обслуживани запросов | |
SU1383472A1 (ru) | Временный селектор импульсов | |
SU1619270A1 (ru) | Многоканальное устройство приоритета | |
SU1168941A1 (ru) | Многоканальное устройство дл подключени источников информации к общей магистрали |