SU896624A1 - Многоканальное приоритетное устройство - Google Patents

Description

1

Изобретение относитс  к вычислительной технике и может быть использовано в вычислительных системах,содержаадих несколько активных источников информации, подключенных к устройству общего пользовани , например общей пам ти.

Известно устройство приоритетного подключени  процессоров к общей магистрали содержащее блок формировани  разрешений и блок маскировани , элементы И-НЕ и лок управлени  l3

Наиболее близким по технической сущности и достигаемому результату к изобретению  вл етс  устройство, содержащее два регистра, счетчик, дешифратор, элемент И, триггер,каналы , а в каждом канале - элементы ИЛИ, ИЛИ-НЕ, 2И-ИЛИ.

Недостатком таких устройств  вл етс  низкое быстродействие.

Цель -изобретени  - повышение быстродействи  устройства.

Поставленна  цель достигаетс  тем, что в многоканальное приоритетное устройство, содержащее входной и выходной регистры, счетчик, дешифратор, элемент задержки, триггер, элемент И, элемент ИЛИ-НЕ, три канала, каждый из которых содержит элемент ИЛИ, элемент ИЛИ-НЕ и элемент 2И-ИЛИ,причем выходы элементов ИЛИ и ИЛИ-НЕ каждого канала соединены соответственно с первыми входами элемента 2И-ИЛИ своего канала, выходы элементов 2И-ИЛИ каналов соединены с соответствующими информационными входами счетчика, тактовый вход счетчика че10 рез элемент задержки соединен с первым тактовым входом устройства и тактовьпл входом входного регистра, выход триггера соединен с первым управл ющим входом счетчика, группа

15 выходов счетчика соединена с группой информационных выходов дешифратора , управл ющий вход дешифратора соединен с выходом элемента И, нулевой вход триггера и первый вход эле20 мента И соединены со вторым тактовым входом устройства, тактовый вход триггера и второй вход элемента И соединены с выходом элемента ИЛИ-НЕ, единичный вход триггера сое25 динен со входом логической единицы устройства, группа выходов дешифратора соединена с группой управл ющих входов выходного регистра, с первого по четвертый и с п того по

Claims (2)

1. 30 восьмой разр дные выходы группы выходов входного регистра соединены соответственно с группами входов элементов ИЛИ и ИЛИ-НЕ первого канала , первый,. второй, п тый, шестой и третий, четвертый, седьмой, восьмой разр дные выходы группы разр дных выходов входного регистра соединены соответственно с группами входов элементов ИЛИ и ИЛИ-НЕ второго канала, группа информационных вхо-. дов входного регистра  вл етс  группей входов устройства, первый,третий , п тый, седьмой и второй, четвер тый, шестой, восьмой разр дные выход группы выходов входного регистра сое динены с группами входов соответственно элементов ИЛИ и ИЛИ-НЕ третьег канала, группа разр дных выходов выходного регистра соединена с группой входов элемента ИЛИ-НЕ и группой выходов устройства, группа выходов входного регистра соединена с группой информационных входов выходного регистра, введены делитель частоты и распределитель импульсов. Вход делител  частоты соединен с первым тактов 1м входом устройства, выход - со входом распределител  импульсов.Первый и второй выходы распределител  соединены со вторыми входами элемента 2И-ИЛИ первого канала, третий и четвертый выходы - со вторыми входами элементов 2И-ИЛИ второго и трет его каналов, третий выход - со вторы управл ющим входом счетчика. На чертеже представлена структур на  схема устройства. Устройство содержит входной регистр 1, выходной регистр 2, группу входов 3 устройства, группу выходов 4 устройства, каналы 5, элементы 2И-ИЛИ 6 каналов, распределитель 7 импульсов, делитель 8 частоты, тактовые входы 9 и 10 устройства, элемент 11 задержки, счетчик 12, дешиф ратор 13, элемент И 14, триггер 15, вход 16 логической единицы устройст ва, элемент ИЛИ-НЕ 17, элементы ИЛИ 18 каналов, элементы ИЛИ-НЕ 19 кана лов, тактовый вход 20 счетчика, управл ющие входы 21 и 22 счетчика. Устройство работает следующим образом . По синхросигналу, поступающему на вход 9, информаци  с группы входов 3 принимаетс  в регистр 1. Триггер 15 сбрасываетс  по сигналу логической единицы на входе 16 и тактовому импульсу к входу 10. Изменение состо ни  счетчика 12 ..происходит под действием сигнала на входе 20, Если к моменту прихода это го сигнала на входе 21 присутствует единица, то в счетчик заноситс  нова  информаци , если на входе 21 нуль , то содержимое счетчика 12 увеличиваетс  или .уменьшаетс  на едини ,цу в зависимости от сигнала на входе 22. При наличии нул  на этом входе единица прибавл етс  к содержимому счетчика, при наличии единицы на входе 22 единица вычитаетс . Дешифратор 13 при наличии нул  на выходе .элемента 14 закрыт, на всех его выходах - нули. При по влении единицы на выходе элемента 14 на одном из выходов дешифратора по вл етс  единица, позици  которой определ етс  входным кодом. Распределитель 7 импульсов предназначен дл  периодической смены режимов работы устройства, характеризующихс  определенным соотношением приоритетов входных сигналов. Элемент 11 предназначен дл  управлени  работой счетчика 12, элемент 2И-ИЛИ 6 - дл  передачи информации на информационные входы счетчика . Делитель 8 частоты предназна- чен дл  управлени  работой распределител  7. Через каналы 5, в состав которых вход т элементы 2И-ИЛИ 6, элементы ИЛИ 18, элементы ИЛИ-НЕ 19, осуществл етс  передача содержимого регистра 1 в счетчик 12. При работе системы, включающей данное многоканальное приоритетное устройство, активный блок, например процессор, инициирующий обмен с устройством общего пользовани , при отсутствии относ щегос  с нему сигнала разрешени  на одном из выходов 4, формирует сигнал запроса, который поступает на соответствующий вход 3. Получив сигнал разрешени , активный.блок, не снима  сигнала запроса, производит обмен с устройством общего пользовани  и по окончании обмена снимает запрос. В ответ на сн тие запроса снимаетс  сигнал разрешени , после чего производ тс  анализ накопившихс  запросов, выбор одного из них (в зависимости от приоритета запросов и от состо ни  выходов распределител  7), вьщача решени  на один из выходов 4 и подключение очерёдного активного блока к устройству общего пользовани . Окончание предыдущего обмена активного устройства с устройством общего пользовани  завершаетс  сн тием запроса с одного из входов 3. По сигналу со входа 9 один из триггеров регистра 1, хран щий соответствующий запрос, переходит в нулевое состо ние, остальные триггеры регистра 1 фиксируют накопившиес  запросы. Сброс триггера регистра 1 вызывает сброс соответствующего триггера регистра 2, т.е. сн тие сигнала разрешени  дл  соответствующего активного устройства. При этом на выходе элемента 17 формируетс  единица . Этот сигнал переводит триггер 15 в единичное состо ние. К этому моменту сигнал 9, пройд  через элемент 11 задержки, поступает на вход 20 счетчика 12, разредиа  прием ин формации с информационных входов счетчика 12. После этого на вход триггера 15 со входа 10 поступает сигнал, который сбрасывает триггер 15 в нулевое состо ние через элемент 14 открывает дешифратор 13. Сигнал с одного из выходов дешифратора поступает на соответствующий управл емый вход регистра 2, (Если на каком-либо информационном входе регистра 2 присутствует сигнал запроса, то соответствующий триггер регистра 2 устанавливаетс  в состо ние единица, и на одном из выходов 4 формируетс  сигнал раз решени . После этого дешифратор 13 закрываетс , так как на выходе элемента 17 будет нуль. Таким образом, быстродействие пр лагаемого устройства повышено. Формула изобретени  Многоканальное приоритетное устройство , содержащее входной и выход ной регистры, счетчик, дешифратор, элемент задержки, триггер, элемент элемент ИЛИ-НЕ, три канала, каждый из которых содержит элемент ЙЛй, элемент ИЛИ-НЕ и элемент 2И-ИЛИ,при чем выходы элементов ИЛИ и ИЛИ-НЕ каждого канала соединены соответственно с первыми входами элемента 2И-ИЛИ своего канала, выходы элемен тов 2И-ИЛИ каналов соединены с соот ветствующими информационными входам счетчика, тактовый вход счетчика че рез элемент задержки соединен с пер вым тактовым входом устройства и тактовыг входом входного регистра,в ход триггера соединен с первым управл ющим входом счетчика, группа выходов счетчика соединена с грУпйО информационных выходов дешифратора/ управл ющий вход дешифратора соедин с выходом элемента И, нулевой вход триггера и первый вход элемента И соединены со вторым тактовым входом устройства, тактовый вход триггера второй вход элемента И соединены с. выходом элемента ИЛИ-НЕ, единичный вход триггера соединен со входом логической единицы устройства, группа выходов дешифратора соединена с группой управл ющих входов выходного регистра , с первого по четвертый и с п того по восьмой разр дные выходы группы выходов входного регистра соединены соответственно с группами входов элементо5з ИЛИ и ИЛИ-НЕ первого канала, первый, второй, п тый, шестой и третий, четвертый, седьмой, восьмой разр дные выходы группы раэр дннх выходов входного регистра соединены соответственно с группами входов элементов ИЛИ и ИЛИ-НЕ второго канала, группа информационных входов входного регистра  вл етс  группой входов устройства, первый,третий , п тый, седьмой и второй, четвертый , шестой, восьмой разр дные выходы группы выходов входного регистра соединены с группами входов соответственно элементов ИЛИ и ИЛИ-НЕ третьего канала, группа разр дных выходов выходного регистра соединена с группой входов элемента ИЛИ-НЕ и группой выходов устройства, группа выходов входного регистра соединена с группой информационных входов выходного регистра, о т л i ч а ющ е е с   тем, что, с целью повышени  быстродействи , устройство содержит делитель частоты и раЬпределитель импульсов, причем вход делител  частоты соединен с первым тактовым входом устройства, выход со входом распределител  импульсов, первый и второй выходы распределител  соединены со вторыми входами элемента 2И-ИЛИ первого канала,третий и четвертый выходы - со вторыми :входами элементов 2И-ИЛИ второго и третьего каналов, третий выход со вторым управл ющим входом счетчика . Источники информации, привитые во внимание при экспертизе 1.Авторское свидетельство СССР по за вке № 2700938/19-24, КЛ. G 06 F 9/46, 1978.
2. 2.Авторское свидетельство по за вке 2764576/18-24, КЛ. G 06 F 9/46, 1979 (прототип).