SU1372331A1 - Устройство дл подключени источника информации к общей магистрали - Google Patents

Abstract

Изобретение может быть использовано в вычислительных системах, содержащих несколько активных источников информации, подключенных к общей магистрали. При этом приоритет источника определ етс  моментом поступлени  запроса на подключение к магистрали. Целью изобретени   вл етс  повьппение пропускной способности устройства за счет обеспечени  предоставлени  магистрали в пор дке поступлени  запросов. Устройство содержит регистр адреса 18, счетчик приоритета 13, п ть триггеров 14, 15, 16, 23, 28, элемент 2И-ИЛИ 6, таймер 21, мультиплексор 22, два элемента ИЛИ 24,29. 3 ил. (Л

Description

13

Изобрете ие относитс  к вычислительной технике и может быть использовано в сосредоточенных вычислительных системах, содержащих несколько активных источников информации, подключенных к общей магистрали, при этом приоритет источника информации определ етс  моментом поступлени  запроса на подключение к магистрали,

Цель изобретени  - повьппение пропускной способности устройства за счет обеспечени  предоставлени  магистрали в пор дке поступлени  запросов .

На фиг.1 дана структурна  схема устройства; на фиг о 2 и 3 - временные диаграммы его работы (фиг,2 соответствует случаю, когда запрос источника информации не удовлетвор ет- с  - его опережает источник информации , запросивший магистраль раньше , а фиг.З - случаю, когда запрос удовлетвор етс ).

Устройство, подключенное к магист- рали 1 входом 2 и выходом 3, содержит вход 4 запроса, тактовый вход 5, элемент 2И-ИЛИ 6, информационньй вход 7, выходы отказа 8 и разрешени  9, согласующие элементы 10 и 11, од- новибратор 12, счетчик 13 приоритета , второй 14, первый 15 и третий 16 Триггеры, элемент И 17, регистр 18 адреса, второй 19 и первый 20 элементы задержки, таймер 21, мультиплексор 22, п тый триггер 23, элемент КПИ 24 выход 25 сн ти  запроса, второй тактовый вход 26 устройства, выход 27 Сброс, четвертый триггер 28 и элемент ИЛИ 29.

Каждый источник информации подключаетс  к магистрали через свое устройство подключени . В регистре 18 адреса хранитс  собственный адрес каждого источника, причем в системе не должно быть двух или более источников с одинаковыми адресами.

Устройство работает следующим об- разом.

В начальном состо нии все триггеры и таймер наход тс  в нулевом состо нии, на входе 4 запроса и выходах Отказ 8 ,Разрешение 9 и Сн тие запроса 25 логический О. Если магистраль свободна, на выходе одновибратора 12 логический О (фиг. 2 и З).

5 0 5

0

5

Q

5

312

Пусть некоторые источники установили 1 на входах 4 запроса своих устройств.

По установке I на входе 4 запроса устанавливаетс  триггер 28, разреша  работу таймеру 21, которьй отсчитывает интервал времени до момента предоставлени  магистрали. Такты поступают На таймер 21 с входа 26. Борьба за подключение магистрали между несколькими источниками начинаетс  в момент ее освобождени .

Сигнал 1 с входа 4 запроса, пройд  элемент И 17 и элемент ИЛИ 24, устанавливает в 1 триггер 14, кото- рый разрешает прохождение серии импульсов с входа 5 через элемент 2И-ИЛИ 6 и согласующий элемент 11 в магистраль 1. Одновременно разрешаетс  работа счетчику 13, который отсчитывает длительность этой серии, и на выходе 25 устанавливаетс  Сн тие запроса , после чего источник информации сбрасывает вход 4 запроса в о.

Длительность серии импульсов, посылаемой в магистраль, определ етс  кодом, поступающим в момент установки в 1 триггера 14 с таймера 21 через мультиплексор 22 на входы параллельной записи счетчика 13. Наиболее длительна  сери  передаетс  источником информации, который первым запросил подключение к магистрали.

Импульс переполнени  с выхода счетчика 13 сбрасывает триггер 14, прекраща  таким образом посылку импульсов в магистраль 1, и через элемент 20 задержки проходит на синхро- вход триггера 15 Отказ.Элемент 20, задержка на котором превышает с , обеспечивает верную работу устройства , независимо от неодновременного начала передач серий импульсов разными источниками.

Триггер 15 установитс  в 1 только в том случае, если по магистрали 1 другим источником информации передаетс  сери  импульсов большей длительности. В этом случае на вько- де 8 Отказ установитс  1, сигнализиру  источнику информации, что запрос не удовлетворен.

Получив сигнал Отказ, источник информации посыпает импульс на вход 27 Сброс, возвраща  триггер 15 в состо ние о, и повторно устанавливает 1 на входе 4 Запрос. Таймер

продолжает отсчет времени, увеличива  приоритет данного источника дл  следующих попыток захвата магистрали, В случае, когда к моменту прихода импульса переполнени  выход одно- вибратора 12 находитс  в состо нии о, выход триггера 15 остаетс  в состо нии о, а выход триггер 23 устанавливаетс  в 1 V Сигнал с этого выхода переключает мультиплексор 22 и через элемент ИЛИ 24 проходит на вход триггера 14, иницииру  посылку второй серии импульсов в магистраль 1. Длительность второй серии определ етс  собственным адресом источника , который в момент установки триггера 14 поступает с регистра 18 адреса через мультиплексор 22 на выходы параллельной записи счетчика 3 Необходимость посылки второй серии импульсов объ сн етс  тем, что возможен случай, когда несколько источников информации одновременно в пределах погрешности тар1мера 21, уста- -навливают 1 на своих входах запроса , в этом случае приоритет источник определ етс  по его адресу.

Если же адрес рассматриваемого абонента самый старший, то триггер 15 остаетс  в состо нии О, импульс с выхода элемента 19 возвращает триггер 23 в состо ние О, а передний фронт сигнала с инверсного выхода триггера 23 устанавливает в 1 триг гер 16. По окончании передачи данных источник информации посыпает импульс на вход 27 Сброс, который,пройд  через элемент ИЛИ 29, возвращает триггер 16 в состо ние О.

Claims (1)

1. Формула изобретени 

   Устройство дл  подключени  источника информации к общей магистрали, содержащее регистр адреса, счетчик приоритета, три триггера, два согласующих элемента, одновибратор, элементы И, 2И-ИЛИ и два элемента задерки , при этом вход первого согласую щего элемента  вл етс  входом уст- poficTBa дл  подключени  к информационной шине общей магистрали, а выход первого согласующего элемента соединен с входом одновибрэтора, выход которого соединен с информационным входом первого триггера и с инверсным входом элемента И, пр мой

   п-

   , 10

   . . 2о 25 а

   -

   40

   45

   50

   55

   вход которого  вл етс  входом устройства дл  подключени  к выходу запроса источника информации, выход переполнени  счетчика приоритета соединен с инверсным входом второго триггера и с входом первого элемента задержки, выход которого соединен с синхровходом первого триггера и с входом второго элемента задержки, а вывод второго триггера соединен с входом разрешени  за ним счетчика приоритета и с первым входом элемента 2И-ИЛИ, второй вход которого соединен со счетным входом счетчика приоритета и  вл етс  входом устройства дл  подсоединени  к первому тактовому выходу источника информации , третий вход элемента 2И-ИЛИ  вл етс  входом устройства дл  подключени  к информационному выходу источника информации, четвертый вход элемента 2И-ИЛИ соединен с выходом третьего три1гера и  вл етс  выходом устройства дл  подсоединени  к входу разрешени  источника информации, а выход первого триггера  вл етс  выходом устройства дл  подсоединени  к входу отказа источника информации, выход 2И-ИПИ соединен с входом второго согласующего элемента, выход которого  вл етс  выходом устройства дл  подключени  к информационной шине общей магистрали, о т - л и ч а ю щ е е с   тем, что, с целью повьш ени  пропускной способности устройства, в него введены таймер, мультиплексор, два элемента ИЛИ и два триггера, причем вход разрешени  таймера соединен с выходом четвертого триггера, пр мой вход которого подсоединен к пр мому входу элемента И, а выход третьего триггера соединен с инверсным входом четвертого триггера, синхровход таймера  вл етс  входом устройства дл  подсоединени  к второму тактовому выходу источника информации , информационнь е выходы таймера и регистра адреса соединены соответственно с информационными входами первой и второй групп мультиплексора, выходы которого соединены с информационными входами счетчика приоритета, выход второго элемента задержки соединен с синхровходом п того триггера, пр мой выход которого соединен с управл ющим входом мультиплексора и первым входом первого элемента ИЛИ, выход которого соединен с пр мым

   MfttfCmpa/ib

   8ы а Mffre/taif Г2

   Bif/Jioff 9tte ienina23

   выход 8

   Нагистраль

   Sbixef MeMfftmti 12

   Bbixei fnfnewnel

   Вы вЗ уленента fj

   Bbtiei fittMeHtne 2J