RU1777137C - Устройство управлени доступом к обще магистрали - Google Patents

Устройство управлени доступом к обще магистрали

Info

Publication number
RU1777137C
RU1777137C SU904871019A SU4871019A RU1777137C RU 1777137 C RU1777137 C RU 1777137C SU 904871019 A SU904871019 A SU 904871019A SU 4871019 A SU4871019 A SU 4871019A RU 1777137 C RU1777137 C RU 1777137C
Authority
RU
Russia
Prior art keywords
input
output
trigger
switch
marker
Prior art date
Application number
SU904871019A
Other languages
English (en)
Inventor
Виктор Иванович Завгородний
Александр Анатольевич Зайцев
Сергей Витальевич Федосеев
Original Assignee
Военная академия им.Ф.Э.Дзержинского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Военная академия им.Ф.Э.Дзержинского filed Critical Военная академия им.Ф.Э.Дзержинского
Priority to SU904871019A priority Critical patent/RU1777137C/ru
Application granted granted Critical
Publication of RU1777137C publication Critical patent/RU1777137C/ru

Links

Landscapes

  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при организации обмена информацией через общую магистраль между абонентами локальных сетей, многомашинных и многопроцессорных распределенных систем. Цель изобретени  - повышение быстродействи . Устройство содержит два согласующих элемента, третий коммутатор, четыре элемента задержки, два одновибратора, три триггера, формирователь маркера, усилитель , семь элементов И, второй элемент ИЛИ. Быстродействие повышаетс  за счет устранени  необходимости посто нно перебирать всевозможные коды от О до 2М. 1 ил.

Description

Предлагаемое изобретение относитс  к вычислительной технике и может быть использовано при организации обмена информацией через общую магистраль между абонентами локальных сетей, многомашинных и многопроцессорных распределенных систем.
Известно устройство, предназначенное дл  сопр жени  с общей магистралью вычислительной системы содержащее группы передающих и приемных усилителей , передающий и приемный регистры, Схему сравнени  адреса, узел хранени  адреса , схему сравнени  приоритета, одно- вибратор, три триггера, элементов И, элемент ИЛИ, три элемента НЕ и два элемента задержки.
Недостатком данного устройства  вл ютс  его невысокие функциональные возможности и низка  надежность, так как обмен информацией происходит по одной магистрали.
Наиболее близким по своему техническому решению  вл етс  устройство, предназначенное дл  сопр жени  абонентов с общей магистралью вычислительной системы, содержащее счетчик, дешифратор, три триггера, элемент ИЛИ, два коммутатора , два согласующих элемента.
Недостатком данного устройства  вл етс  низкое быстродействие из-за необходимости посто нно перебирать всевозможные коды от О до 2М.
Цель предлагаемого . изобретени  - повышение быстродействи  устройства.
С этой целью в устройство,содержащее три триггера, один элемент ИЛИ, два коммутатора , два согласующих элемента, причем запросный вход устройства соединен со входом установки первого триггера, выход первого элемента ИЛИ соединен с входом сброса первого триггера, пр мой выход второго триггера соединен с управл ющим входомпервогокоммутатора ,
СП
с
XI
vj XI
со vi
информационный вход устройства соединен с информационным входом второго коммутатора, дополнительно введены три триггера, второй элемент ИЛИ, семь элементов И, третий коммутатор, два одновиб- ратора, дэа согласующих элемента, четыре элемента задержки, формирователь маркера и усилитель, причем вход устройства дл  подключени  ко второй магистрали соединен с входом третьего согласующего эле- мента, выход которого соединен с входом первого одновибратора, выход которого соединен с первыми входами первого и второго элементов И, выход второго элемента И соединен с управл ющим входом второго коммутатора, выход которого соединен с первым входом третьего элемента И, выход которого соединен с входом первого согласующего элемента, выход которого соединен с выходом устройства дл  подключени  к первой магистрали, вход устройства дл  подключени  к первой магистрали соединен со входом четвертого согласующего элемента, выход которого соединен со входом второго одновибратора, выход которо- го соединен с вторым входом второго элемента И и с первым входом четвертого элемента И, выход которого соединен с входом установки третьего триггера и с первым входом первого элемента ИЛИ, выход кото- рого соединен с входом сброса четвертого триггера и с входом первого элемента задержки , выход которого соединен с входом запуска формировател  маркера, выход которого соединен с первым информацией- ным входом первого коммутатора, выход первого элемента задержки через второй элемент задержки соединен с входом сброса второго триггера, выход первого коммутатора соединен с маркерным выходом устройства, маркерный вход устройства соединен с первым входом п того элемента И и через третий элемент задержки соединен с информационным входом третьего коммутатора , первый выход которого через усили- тель подключен ко второму информационному входу первого коммутатора , второй выход третьего коммутатора соединен с входом сброса п того триггера и с входом установки четвертого триггера, пр мой выход которого соединен со входом установки второго триггера и со вторыми входами первого и четвертого элементов И, выход первого элемента И соединен с. вторым входом первого элемента ИЛИ и со входом установки шестого триггера, пр мой выход которого соединен с первыми входами второго элемента ИЛИ и шестого элемента И, выход которого соединен с входом второго согласующего элемента, выход которого соединен с выходом устройства дл  подключени  к второй магистрали, пр мой выход первого триггера соединен с третьими входами первого и четвертого элементов И, с первым входом седьмого элемента И и с вторым входом п того элемента И, выход которого соединен с входом установки п того триггера, пр мой выход которого через четвертый элемент задержки соединен с вторым входом седьмого элемента И, выход которого соединен с управл ющим входом третьего коммутатора, вход конца передачи устройства соединен со входами сбросе третьего и шестого триггеров, пр мой выход третьего триггера соединен со вторым входом третьего элемента И и с вторым входо второго элемента ИЛИ, выход которого соединен с разрешающим выходом устройств, информационный вход устройства соединен со вторым входом шестого элемента И.
Сущность изобретени  по сн етс  чертежом .
Устройство содержит коммутаторы 1, 2. 3, триггеры 4, 5, 6, 7, 8, 9, элементы ИЛИ 10, 11, элементы И 12, 13, 14. 15, 16. 17, 18. элементы согласовани  устройства с магистралью 19, 20. 21, 22, одновибраторы 23, 24, элементы задержки 25, 26, 27, 28, формирователь маркера 29, усилитель 30, маркерный вход 31 устройства, запросный вход 32 устройства, разрешающий выход 33 устройства , информационный вход 34 устройства , маркерный выход 35 устройства, вход конца передачи 36 устройства, магистрали
37,38, выходы 39, 40 дл  подключени  устройства соответственно к магистрал м 37,
38,входы 41, 42 дл  подключени  соответственно к магистрал м 37, 38.
Вход 42 устройства дл  подключени  к магистрали 38 соединен с входом согласующего элемента 22, выход которого соединен с входом одновибратора 24, выход которого соединен с первыми входами элементов И 14 и И 16, выход элемента И 16 соединен с управл ющим входом коммутатора 3, выход которого соединен с первым входом элемента И 12, выход которого соединен со входом согласующего элемента 19, выход которого соединен с выходом 39 устройства дл  подключени  к магистрали 37, вход 41 устройства дл  подключени  к магистрали 37 соединен с входом согласующего элемента 21, выход которого соединен с входом одновибратора 23, выход которого соединен с вторым входом элемента И 16 и с первым входом элемента И 15, выход которого соединен с входом установки триггера 9 и с первым входом элемента ИЛИ 10. вы- ход которого соединен с входами сброса триггеров 5,7 и с входом элемента задержки
устройство в вышеописанном состо нии ожидает освобождение одной из магистралей .
Если же одна или обе магистрали в данный момент свободны, то на одном или на обоих выходах одновибраторов 23,24, а следовательно и на первых входах элементов И
14,И 15 по вл етс  высокий потенциал. Это вызывает по вление высокого потенциала на обоих или на одном из выходов элементов И 14, И 15, которые перевод т один из триггеров 8 и 9 или оба сразу в единичное состо ние. Сигналы с пр мых выходов триггеров 8,9 через элемент ИЛИ 11 поступают на выход 33 устройства, разрешающего выдачу информации от абонента в магистраль, а также на первый вход элемента И 13 и на второй вход элемента И 12, которые позвол ют прохождение информации от информационного входа 34 в одну из магистралей соответственно через согласующие устройства 19, 20. Если свободны обе магистрали, то высокий потенциал, по вл ющийс  при этом на выходе элемента И 16, поступает на управл ющий вход коммутатора 3, который прерывает прохождение информационных сигналов в магистраль 37 во избежание зан ти  информацией от одного абонента обеих магистралей 37, 38. Кроме того высокий потенциал с выходов элементов И 14. И
15.или хот  бы одного из них, поступает через элемент ИЛИ 10 на входы сброса триггеров 5, 7, перевод  их в исходное нулевое состо ние, и через элемент задержки 26 на вход запуска формировател  маркера 29, роль которого могут выполн ть последовательно соединенные одновибратор и усилитель , и на вход элемента задержки 25. Маркер с выхода формировател  маркера через коммутатор 1 поступает на выход 35 устройства и уходит к соседнему устройству . Элемент задержки 35 необходим дл  того , чтобы информационные сигналы с входа 34 успели захватить одну из магистралей ранее, чем маркер, сформированный формирователем маркера 29, попадет в соседнее устройство.
Высокий потенциал после элемента задержки 25 сбрасывает триггер 4 в нулевое состо ние, который в свою очередь переводит коммутатор 1 в исходное состо ние. Элемент задержки 25 необходим дл  того, чтобы сформированный маркер успел пройти через коммутатор 1 ранее, чем тот перей- дет в исходное состо ние. После конца передачи информации от абонента в одну из магистралей сигнал, поступающий на вход 36 устройства, поступает на входы сброса триггеров 8, 9 и все устройство переходит в исходное состо ние.

Claims (1)

  1. Формула изобретени  Устройство управлени  доступом к общей магистрали, содержащее первый, второй и третий триггеры, первый элемент
    5 ИЛИ, первый и второй коммутаторы, первый и второй согласующие элементы, причем запросный вход устройства соединен с входом установки первого триггера, выход . первого элемента ИЛИ соединен с входом
    10 сброса первого триггера, пр мой выход второго триггера соединен с управл ющим входом первого коммутатора, информационный вход устройства соединен с информационным входом второго коммутатора, о т л и ч а15 ющеес  тем, что, с целью повышени  быстродействи , в устройство введены три триггера, второй элемент ИЛИ, семь элементов И, третий коммутатор, два одновибрато- ра, два согласующих элемента, четыре
    20 элемента задержки, усилитель и формирователь маркера, причем вход устройства дл  подключени  к второй магистрали соединен с входом третьего согласующего элемента, выход которого соединен с входом первого
    25 одновибратора, выход которого соединен с первыми входами первого и второго элементов И. выход второго элемента И соединен с управл ющим входом второго коммутатора, выход которого соединен с
    30 первым входом третьего элемента И. выход которого соединен с входом первого согла- сующего элемента, выход которого соединен с выходом устройства дл  подключени  к первой магистрали, вход устройства дл 
    35 подключени  к первой магистрали соединен с входом четвертого согласующего элемента , выход которого соединен со входом второго одновибратора, выход которого соединен с вторым входом второго элемента
    40 И и с первым входом четвертого элемента И, выход которого соединен с входом установки третьего триггера и с первым входом пер- вого элемента ИЛИ, выход которого соединен с входом сброса четвертого триг45 гера и с входом первого элемента задержки, выход которого соединен с входом запуска формировател  маркера, выход которого соединен с первым информационным входом первого коммутатора, выход первого эле50 мента задержки через второй элемент задержки соединен с входом сброса второго триггера, выход первого коммутатора соединен с маркерным выходом устройства, маркерный вход устройства соединен с пер55- вым входом п того элемента И и через третий элемент задержки - с информационным входом третьего коммутатора, первый выход которого через усилитель подключен к второму информационному входу первого
    26, выход которого соединен с входом запуска формировател  маркера 29, выход которого соединен с первым информационным входом коммутатора 1, выход элемента задержки 26 через элемент задержки 25 сое- динен с входом сброса триггера 4, пр мой выход которого соединен с управл ющим входом коммутатора 1, выход которого соединен с маркерным выходом 35 устройства, маркерный вход 31 устройства соединен с первым входом элемента И 17 и через элемент задержки 28 соединен с информационным входом коммутатора 2, первый выход которого через усилитель 30 подключен ко второму информационному входу коммутатора 1, второй выход коммутатора 2 соединен со входом сброса триггера 6 и со входом установки триггера 7, пр мой выход которого соединен со входом установки триггера 4 и с вторыми входами элементов И 14 и И 15, выход элемента И 14 соединен со вторым входом элемента ИЛИ 10 и со входом установки триггера 8, пр мой выход которого соединен с первыми входами элементов ИЛИ 11 и И 13, выход элемента И 13 соединен с входом согласующего элемента 20, выход которого подключен к выходу устройства 40 дл  подключени  к магистрали 38, запросный вход 32 устройства соединен со входом установки триггера 5, пр мой вы- ход которого соединен с третьими входами элементов И 14 и И 15, с первым входом элемента И 18 и с вторым входом элемента И 17, выход которого соединен с входом установки триггера 6, пр мой выход которо- го через элемент задержки 27 соединен со вторым входом элемента И 18, выход которого соединен с управл ющим входом коммутатора 2, вход конца передачи 36 устройства соединен с входами сброса триг- герое 8 и 9, пр мой выход триггера 9 соединен с вторым входом элемента И 12 и с вторым входом элемента ИЛИ 11, выход которого соединен с разрешающим выходом 33 устройства, информационный вход 34 ус- тройства соединен со вторым входом элемента И 13 и с информационным входом коммутатора 3,
    Устройство работает следующим образом . Устройство осуществл ет управление доступом к магистрал м 37, 38. Устройство посто нно прослушивает магистрали и может начать передачу рабочей информации от абонента в одну из магистралей при отсутствии передачи сигналов хот  бы в од- ной из них. Разрешением дл  передачи информации в одну из магистралей  вл етс  наличие в устройстве маркера, роль которого выполн ет импульс определенной длительности .
    В исходном состо нии, если нет сигнала запроса на входе запроса 32, все триггеры устройства наход тс  в нулевом состо нии, к выходу 35 устройства подключен второй вход коммутатора 1, а вход устройства 31 соединен коммутатором 2 со своим первым выходом. В этом случае при поступлении маркерэ на вход 31 от соседнего устройства он поступает на элемент задержки 28 и на первый вход элемента И 17, Поскольку сигнал на втором входе элемента И 17 отсутствует (триггер 5 находитс  в нулевом состо нии), на выходе элемента И 17 также сигнал не по витс , триггер 6 останетс  в нулевом состо нии и будет поддерживать О на втором входе элемента И 18, что исключает расщепление сигнала маркера при прохождении через коммутатор 2, если именно в этот момент поступит сигнал запроса со входа 32 устройства. Теперь сигнал маркера с выхода элемента задержки 28 через коммутатор 2 поступает на вход усилител  30, который необходим дл  избежани  затухани  маркера в процессе прохождени  по лини м св зи и через коммутатор 1 направл етс  к следующему соседнему устройству через выход 35 устройства.
    При по влении на входе 32 сигнала запроса он поступает на вход установки триггера 5 и переводит его в единичное состо ние. Высокий потенциал с пр мого выхода триггера 5 поступает на третьи входы элементов И 14, И 15, на первый вход элемента И 18 и на второй вход элемента И 17.
    Теперь при поступлении маркера на вход 31 от соседнего устройства он, поступив на элемент задержки 28. через элемент И 17 установит триггер 6 в единичное состо ние . Высокий потенциал с пр мого выхода триггера 6 через элемент И 18 поступит на управл ющий вход коммутатора 2, который подключит свой вход ко входу установки триггера 7, и сигнал маркера с выхода элемента задержки 28 через коммутатор 2 поступит на вход установки триггера 7 и установит его в единичное состо ние. Этот же сигнал сбросит триггер 6 в исходное состо ние .
    Высокий потенциал с пр мого выхода триггера 7 поступает на вторые входы элементов И 14и 15 и на вход установки триггера 4, высокий потенциал с пр мого выхода которого поступает на управл ющий вход коммутатора 1 и подключает первый вход коммутатора к выходу 35 устройства.
    Если в данный момент обе магистрали зан ты, то на выходах одновибраторов 23, 24, а следовательно и на первых входах эле- ентов И 14, И 15 потенциал отсутствует и
    коммутатора, второй выход третьего коммутатора соединен с входом сброса п того триггера и с входом установки четвертого триггера, пр мой выход которого соединен с входом установки второго триггера , с вторыми входами первого и четвертого элементов И, выход первого элемента И соединен с вторым входом первого элемента ИЛИ и с входом установки шестого триггера, пр мой выход которого соединен с первыми входами второго элемента ИЛИ и шестого элемента И, выход которого соединен с входом второго согласующего элемента , выход которого соединен с выходом устройства дл  подключени  к второй магистрали , пр мой выход первого триггера соединен с третьими входами первого и
    0
    5
    четвертого элементов И, с первым входом седьмого элемента И и с вторым входом п того элемента И, выход которого соединен с входом установки п того триггера, пр мой выход которого через четвертый элемент задержки соединен с вторым входом седьмого элемента И, выход которого соединен с управл ющим входом третьего коммутатора, вход конца передачи устройства соединен с входами сброса третьего и шестого триггеров, пр мой выход третьего триггера соединен с вторым входом третьего элемента И и с вторым входом второго элемента ИЛИ, выход которого соединен с разрешающим выходом устройства, информационный вход устройства соединен с вторым входом шестого элемента И.
SU904871019A 1990-07-12 1990-07-12 Устройство управлени доступом к обще магистрали RU1777137C (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU904871019A RU1777137C (ru) 1990-07-12 1990-07-12 Устройство управлени доступом к обще магистрали

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU904871019A RU1777137C (ru) 1990-07-12 1990-07-12 Устройство управлени доступом к обще магистрали

Publications (1)

Publication Number Publication Date
RU1777137C true RU1777137C (ru) 1992-11-23

Family

ID=21538730

Family Applications (1)

Application Number Title Priority Date Filing Date
SU904871019A RU1777137C (ru) 1990-07-12 1990-07-12 Устройство управлени доступом к обще магистрали

Country Status (1)

Country Link
RU (1) RU1777137C (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР Ns 809143. кл. G 06 F 3/04, 1980. Авторское свидетельство СССР № 1223239, кл. G 06 F 13/36. 1988. *

Similar Documents

Publication Publication Date Title
RU1777137C (ru) Устройство управлени доступом к обще магистрали
RU1803918C (ru) Многоканальное устройство дл подключени абонентов к общей магистрали
SU1397914A1 (ru) Многоканальное устройство дл приоритетного подключени абонентов к общей магистрали
SU1656533A1 (ru) Устройство дл распределени запросов
SU1596339A1 (ru) Устройство дл сопр жени периферийного устройства с ЭВМ
SU1068926A1 (ru) Устройство дл сопр жени абонентов с электронной вычислительной машиной
SU1223239A1 (ru) Устройство дл сопр жени абонентов с общей магистралью вычислительной системы
SU1575191A1 (ru) Устройство дл сопр жени ЭВМ с абонентами
SU1679498A1 (ru) Устройство дл подключени источников информации к общей магистрали
SU1545225A1 (ru) Устройство дл сопр жени двух магистралей
SU1425699A1 (ru) Устройство дл сопр жени периферийных устройств с ЭВМ
SU1474661A1 (ru) Многоканальное устройство сопр жени вычислительных машин
SU1571585A1 (ru) Многоканальное устройство дл подключени абонентов к общей магистрали
SU1667091A1 (ru) Многоканальное устройство дл подключени абонентов к общей магистрали
SU1661780A2 (ru) Многоканальное устройство приоритета
SU1117638A1 (ru) Устройство дл приоритетного подключени источников информации к магистрали
SU1564636A1 (ru) Устройство дл сопр жени ЭВМ с абонентами
SU1649554A1 (ru) Многоканальное устройство дл ввода в ЭВМ информации от дискретных датчиков
SU554534A1 (ru) Устройство дл сопр жени периферийной системы с электронной вычислительной машиной
SU1762308A1 (ru) Устройство дл сопр жени двух магистралей
SU1458873A2 (ru) Многоканальное устройство дл приоритетного подключени абонентов к общей магистрали
SU1095165A1 (ru) Устройство дл опроса абонентов
SU1372355A1 (ru) Буферный повторитель
SU1367018A1 (ru) Устройство дл сопр жени магистрали микроЭВМ с магистралью периферийных устройств
SU1277111A1 (ru) Устройство дл распределени заданий процессорам