SU1425699A1 - Устройство дл сопр жени периферийных устройств с ЭВМ - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, в частности к устройствам дл  передачи информации между центральным процессором и устройствами ввода-вывода, и может быть использовано в автоматизированных системах управлени  и системах сбора данных. Целью изобретени   вл етс  сокращение аппаратурных затрат. Устройство содержит два блока 1, 2 приемопередатчиков , блок 3 обмена, шифратор 4 адреса, блок 5 прерывани , шифратор 6 вектора прерывани , блок |7 коммутации. 1 з.п. ф-лы, 4 ил.

Description

Ю

i

ел

Изобретени:е относитс  к вычислительной технике, в частности - к у.ст- ройствам дл  передачи информации между центральным процессором н устройствами ввода-вывода, и может быть использовано в автоматизированных системах управлени  и системах сбора данньпс.

Цель изобретени  сокращение аппаратурных затрат.

На фиг. 1 изображена структурна  схема устройства; на фиг 2 схема блока коммутации; на фиг,, 3 - схема блока обмена; на фиг. 4 - схема блока прерывани .

Устройство дл  сопр жени  периферийных устройств с ЭВМ (фиг.1) содержит первый 1 и второй 2 блоки приемопередатчиков , блок 3 обмена, шифратор 4 адреса, блок 5 прерывани  шиф™ ратор 6 вектора прерывани  и блок 7 коммутации. Дл  подключени  периферийных устройств 8 слухдат магистраль 9, а входы-вьпсоды устройства подключены к общей шине 10 ЭВМ„

Блок 7 коммутации (фиг,2) содержит мультиплексор 11 каналов, первый 12 и второй 13 регистры обмена, блок 14 приема-выдачи данных,

Блок обмена 3 (фиг.З) содержит элементы ИЛИ 15 и 16, элементы И 17- 19., элементы 20 и 21 задержки и элемент НЕ 22.

Блок прерывани  (фиг,4) содержит триггер 23, элементы И 24 и 25.

Шифратор 4 адреса представл ет собой поето ннзпо пам ть. Шифратор 6 вектора прерывани  также представл ет собой посто нную пам ть.

Обща  шина 10 ЭВМ представл ет собой унифицированную систему св зей и сигналов между процессором (не показан ) 5 оперативной пам тью (не показана ) и устройствами сопр жени  с периферийными устройствами 8 и системами.

Магистраль 9 представл ет собой систему св зей между пре,гщаг.аемым устройством и периферийными устройствами 8. Магистраль 9 включает шину 26 адреса, обеспечивающую адресацию к регистрам (не показаны) периферийных устройств 8, шину 27 данных,предназначенную дл  передачи данных, и систему 28 управл ющих сигналов, служащую дл  управлени  работой периферийных устройств 8.

Устройство дл  сопр жени  периферийных устройств с ЭВМ обеспечивает

0

5

0

5

0

0

5

0

5

обмен информацией между общей шиной 10 ЭВМ и периферийными устройствами 8, включенными в магистраль 9 как в релшме пpoгpa   нoгo обмена, так и в режиме прерывани  программы,,

В режиме программного обмена при нводе-выводе устройство ;уш сопр жени  периферийных устройств с ЭВМ работает следующим образом

Процессор (не показан) устанавливает в общей 10 ЭВМ адрес требуемого периферийного устройства 8,, который через первую группу входов- выходов блока 7 поступает в первый регистр 12 обмена блока 7 включенного на запись инфop aции с первой группы входов-выходов блока 7 сигналом Зп 1, поступающим с четвертого выхода блока 3 обмена по линии Зп 1 на второй управл ющий вход блока 7, причем запись информации с первой группы входов-выходов блока 7 в первый регистр 12 происходит до тех пор, пока в блок 3 обмена не по- стзшит КЗ общей шины 10 ЭВМ через первый блок 1 приемопередачикоВ), с его третьего выхода по линии Ввод на первый вход блока 3 обмена сигнал Ввод и любой из двух сигналов УВ и-ли ППР, при этом сигнал предоставлени  прерывани  ППР поступает из i обш;гй шины 10 ЭВМ через первый блок 1 приемопередатчиков с его четвертого выхода по линии ППР 1 на вход блока 5 прерывани  и далее с блока 5 прерывани  по ППР на второй вход логического услови  блока 3 обмена , а сигнал принадлежности поступающего из общей шины 10 ЭВМ адреса УВ к области адресов периферийных устройств 8 поступает с выхода шифратора 4 адреса на первый вход логического услови  блока 3 обмена

При поступлении сигнала синхрони- зации активного устройства СИЛ из общей шины 10 ЭВМ через первый блок 1 приемопередатчиков с его первого выхода по линии СИА на синхровход блока 3 обмена, с его п того выхода по линии Адр.рег. сигналом Адр. per. на третий управл ющий вход блока 7 происходит отключение первого регистра 12 обмена и подключение этим же ,2игналом второго регистра 13 обмена к первой, второй группам входов- выходов и к группе входов блока 7, причем информаци  (адрес) с первого регистра 12 обмена поступает в груп10

15

20

пу выходов блока 7 и далее на шифратор 4 адреса и не измен етс  до тех пор,-пока на седьмо11 управл ющий вход блока 7 поступает с первого выхода первого блока 1 приемопередатчиков по линии сил, сигнал СИА, обеспечивающий в блоке 7 чтение информации (адреса) в группу выходов блока 7.

Посто нна  пам ть (не показана) шифратора 4 адреса перешифровывает поступающий с блока 7 на ее адресные входы адрес в адрес периферийных устройств 8 магистрали 9 и вырабатывает сигнал принадлежности поступающего адреса к области адресов периферийных устройств 8 УВ магистрали 9, который поступает с выхода шифратора 4 адреса по линии УВ на первый вход логического услови  блока 3 обмена .

С выходов шифратора 4 адреса адрес по шине Ддр.1 через второй блок 2 приемопередатчиков поступает в шину 26 адреса Адрес ВУ магистрали 9. Дальнейший обмен информацией между центральным процессором (не показан) и периферийными устройствами 8 происходит через второй регистр 13 обмена блока 7. При этом процессор устанавливает в общей шине 10 ЭВМ сигналы Ввод или Вывод, определ ющие направление обмена информацией, которые через первый блок 1 приемопередатчиков по лини м Ввод с третьего выхода первого блока 1 приемопередатчиков или Вывод с второго выхода первого блока 1 приемопередатчиков поступают в блоки 3 обмена. Далее блок 3 обмена, если поступают сигна- Q лы УВ и Ввод, вырабатывает сигнал записи информации с группы входов блока 7 Зп.З во второй регистр 13 обмена , который поступает с шестого

25

30

35

блока 2 приемопередатчиков и далее магистраль 9.

Если в блок 3 обмена поступают сигналы УВ и Вывод, то он выраб тывает сигнал включени  передатчико данных (не показаны) второго блока приемопередатчиков ПРД 2 и задержанный сигнал Вывод магистрали (Вывод М). Сигнал ПРД 2 с треть его выхода блока 3 обмена по линии ПРД 2 поступает на шестой вход вт рого блока 2 приемопередатчиков,вкл чает его передатчики данных (не пок заны) и переключает этим же сигнало поступающим на первый управл ющий вход блока 7, блок 7 на чтение инфо мации из второго регистра 13 обмена во вторую группу входов-выходов бло ка 7, при этом процессор (не показа передает информацию вывода (данные) во второй регистр 13 обмена блока 7 из первой группы входов-выходов бло ка 7, так как на седьмой управл ющи вход блока 7 поступает сигнал Зп.1 При этом сигнал Вывод М поступает ,по линии Вывод 1 на п тый вход вт рого блока 2 приемопередатчиков и д лее в магистраль 9,

Задержка сигналов Ввод и Вывод необходима дл  временного согласова ни  общей шины 10 ЭВМ и магистрали

Далее периферийное устройство 8, адрес которого установлен на шине 2 адреса Адрес ВУ магистрали 9, по сигналу Ввод устанавливает свои данные на шине 27 данных Данные ВУ магистрали 9, которые через второй блок 2 приемопередатчиков, группу входов блока 7, второй регистр 13 обмена блока 7 и первую группу вхо- дов-выходов блока 7 поступают в общую шину 10 ЭВМ, и вырабатьшает сигнал синхронизации пассивного устрой

выхода блока 3 обмена по линии Зп. 3 ,с ства СИП, который по магистрали 9

на четвертый управл ющий вход блока 7, снимает сигнал записи информации с первой группы входов-выходов блока 7, снима  сигнал Зп.1, поступающий с четвертого выхода блока 3 обмена .на второй управл ющий вход блока 7, разрешает чтение информации из второго регистра 13 обмена сигналом Чт. 1, поступающим с седьмого выхода блока 3 обмена по линии Чт.1 на п тый управл ющий вход блока 7 и выдает задержанный сигнал Ввод магистрали (Ввод М), который поступает по линии Ввод 1 на четвертый вход второго

50

55

через второй блок 2 приемопередатчи ков с его четвертого выхода по линии СИП 1 на первый вход первого блок 1 приемопередатчиков и далее с перв го блока 1 приемопередатчиков посту пает в общую шину 10 ЭВМ,

По сигналу Вывод периферийное устройство 8, адрес которого установ лен в магистрали 9, принимает данны из магистрали 9, поступающие из общей шины 10 ЭВМ через первую группу входов-выходов блока 7, второй регистр 13 обмена блока 7, вторую груп пу входов-выходов блока 7 и второй

0

5

0

Q

5

0

5

блока 2 приемопередатчиков и далее в магистраль 9.

Если в блок 3 обмена поступают сигналы УВ и Вывод, то он вырабатывает сигнал включени  передатчиков данных (не показаны) второго блока 2 приемопередатчиков ПРД 2 и задержанный сигнал Вывод магистрали (Вывод М). Сигнал ПРД 2 с третьего выхода блока 3 обмена по линии ПРД 2 поступает на шестой вход второго блока 2 приемопередатчиков,включает его передатчики данных (не показаны ) и переключает этим же сигналом, поступающим на первый управл ющий вход блока 7, блок 7 на чтение информации из второго регистра 13 обмена во вторую группу входов-выходов блока 7, при этом процессор (не показан) передает информацию вывода (данные) во второй регистр 13 обмена блока 7 из первой группы входов-выходов блока 7, так как на седьмой управл ющий вход блока 7 поступает сигнал Зп.1. При этом сигнал Вывод М поступает ,по линии Вывод 1 на п тый вход второго блока 2 приемопередатчиков и далее в магистраль 9,

Задержка сигналов Ввод и Вывод необходима дл  временного согласовани  общей шины 10 ЭВМ и магистрали 9.

Далее периферийное устройство 8, адрес которого установлен на шине 26 адреса Адрес ВУ магистрали 9, по сигналу Ввод устанавливает свои данные на шине 27 данных Данные ВУ магистрали 9, которые через второй блок 2 приемопередатчиков, группу входов блока 7, второй регистр 13 обмена блока 7 и первую группу вхо- I дов-выходов блока 7 поступают в общую шину 10 ЭВМ, и вырабатьшает сигнал синхронизации пассивного устрой0

5

через второй блок 2 приемопередатчиков с его четвертого выхода по линии СИП 1 на первый вход первого блока 1 приемопередатчиков и далее с первого блока 1 приемопередатчиков поступает в общую шину 10 ЭВМ,

По сигналу Вывод периферийное устройство 8, адрес которого установлен в магистрали 9, принимает данные из магистрали 9, поступающие из общей шины 10 ЭВМ через первую группу входов-выходов блока 7, второй регистр 13 обмена блока 7, вторую группу входов-выходов блока 7 и второй

блок 2 приемопередатчиков,вырабатывает сигнал СЙП % поступающий в общую шину ЭВМ 10 так же, как и при вводе, Сигнал сип информирует ЭВМ об окон чании обмена.

В режиме прерывани  программ. устройство дл  сопр жени  периферийных устройств с ЭВМ работает следую щм образом.

Сигнал требовани  прерывани  ТПР от периферийных устройств 8 по ма. страли 9 с п того выхода второго блока 2 приемопередатчиков по линии ТПР

7 на запись информации с второй группы входов-выходов блока 7, через второй регистр обмена 13 блока 7 в первую группу входов-выходов блока 7 и далее в общую пшну 10 ЭВМ, при этом через блок 3 обмена сигнал предоставлени  прерывани  ППР выставл ет на п тый управл юржй вход блока 7 по линии Чт,Г с седьмого выхода блока 3 обмена сигнал чтени  информации в первую группу входов-выходов блока 7 Чт.1 второго регистра 13 обмена и запрещает запись с первой группы

поступает на вход блока 5 прерывани  входов-выходов блока 7, снима  с второго управл ющего входа блока 7 через линию Зп.1 и четвертый выход блока, 3 обмена сигнал Зп.1.

i третий вход первого блока 1 приемо- 1ередатчиков и из него в общую шину JO ЭВМ. Далее по сигналу Ввод поступающему на тактовый вход блока 5 прерывани ,из общей шины 10 ЭВМ через первый блок 1 приемопередатчиков с его п того выхода по линии Ввод сигнал ТПР запоминаетс  в триггере 23 блока 5 прерывани  и подготавлива™

В магистрали 9 сигнал ППР распростран етс  последовательно от одного периферийного устройства 8 к другому до тех пор, пока не достигнет периферийного устройства 8, требующе30

35

40

ет элементы И 24 и 25 .блока 5 преры- 25 го прерывани  (аналогично общей шине

10 ЭВМ).

Периферийное устройство 8, получив сигнал ППР устанавливает на шине 27 данных Данные ВУ магистрали 9 код вектора прерывани  и вырабатывает сигнал сип, который поступает в общую шину 10 ЭВМ так же, как и в операци х Ввод и Вывод. Код вектора прерывани  через второй блок 2 приемопередатчиков , шифратор 6 вектора прерывани , вторую группу входов-выходов блока 7j второй регистр 13 обмена и первую группу входов-выходов блока 7 поступает в общую шину 10 ЭВМ, причем в шифраторе 6 вектора прерывани  код вектора прерывани  преобразуетс  в физический адрес вектора прерывани .

Если сигнал ШТР 1 поступает из общей шины ЭВМ через первый блок 1 приемопередатчиковJ с его четвертого выхода на вход блока 5 прерьгаани  в момент 5 когда отсутствует сигнал ТПР на входе блока 5 Прерывани  от периферийных устройств 8 через второй блок 2 приемопередатчиков с его выхода по линии ТПР, то блок 5 прерывани  вьфабатывают сигнал предоставлени  прерывани  ППРО, кото- р ый по линии ППРО с выхода блока 5 прерывани  поступает на второй вход первого блока 1 приемопередатчиков и далее в общую шину 10 ЭВМ.

вани  дл  предоставлени  прерывани . Затем сигнал предоставлени  прерывани  ППР 1 из общей шины 10 ЭВМ через первый блок 1 приемопередатчиков, с его четвертого выхода по линии ППР 1 поступает гга вход блока 5 .прерывани  и через элемент И 24 блока 5 прерывани , с его выхода по линии ППР на третий вход второго бло ка 2 приемопередатчиков в магистраль 9 о С выхода блока 5 прерывани  сиг- Нал предоставлени  прерываний ППР по линии ППР поступает также на второй вход логического услови  блока 3 обмена и сигналом, поступающим с его п того выхода Адр,рег. по линии Адр.рег. на третий управл ющий вход блока 7, отключает первый регистр 12 обмена блока 7 от первой, второй групп входов-выходов и от группы входов блока 7 и подключает к ним второй регистр 13 обмена блока 7„ Кроме того, сигнал предоставлени  пре рывани  ППР с выхода блок а 5 прерывани  по линии ППР поступает также на разрешающий .вход шифратора 6 вектора прерывани  и подключает его выходы к второй группе входов-выходов блока 7. В этот момент второй блок 2 приемопередатчиков отключен от второй группы входов-выходов блока 7, так 55 как отсутствует сигнал Вывод 1, а также на шестой управл ющий вход бло - ка 7j и производит подключение блока

45

50

В магистрали 9 сигнал ППР распростран етс  последовательно от одного периферийного устройства 8 к другому до тех пор, пока не достигнет периферийного устройства 8, требующеф

о р м у л а

изобрете

Claims (2)

1. Устройство дл  сопр жени  пери

ферийных устройств с ЭВМ, содержащее два блока приемопередатчиков, блок прерываний, блок обмена, шифратор вектора прерывани , шифратор адреса причем группа информационных входов- выходов первого блока приемопередатчиков образует группу входов-выходов устройства дл  подключени  к группе управл ющих входов-выходов ЭВМ, перва  и втора  группы информационных входов-выходов второго блока приемопередатчиков образуют группы входов- выходов устройства дл  подключени  соответственно к группам информационных и адресных входов-выходов периферийных устройств, первый, второй, третий информационные выходы и первый , второй информационные входы второго блока приемопередатчиков  вл ютс  выходами и входами устройства дл  подключени  соответственно к входам ввода5 вывода, предоставлени  прерывани  и к выходам требовани  прерывани  и синхронизации периферийных устройств, при этом четвертый информационный выход второго блокд. приемопередатчиков соединен с первым информационным входом первого блока приемопередатчиков , первый, второй и третий информационные выходы которого соединены соответственно с синхро- входом, входами ввода и вьгеода блока обмена, первый и второй входь логического услови  соединены соответственно с информационным выходом шифратора адреса и первым выходом предоставлени  прерывани  блока прерывани , четвертый и п тый информационные выходы первого блока приемопередатчиков соединены соответственно с тактовым входом и входом предоставлени  прерывани  блока прерывани , второй выход предоставлени  прерывани  которого соединен с вторым информационным входом первого блока приемопередатчиков , третий информационный вход которого соединен с входом требовани  прерывани  блока прерывани  и с п тым информационным выходом второго блока приемопередатчиков, третий информационный вход которого соединен с первым выходом предоставлени  пре- рывани  блока прерывани  и с разрешающим входом шифратора вектора прерывани , отличающеес  тем.

25699

8

10

15

20 25 30 55

35

40

45

50

что, с целью сокращени  аппаратурных затрат, в него введен блок коммутации , причем перва  группа информационных входов-выходов блока коммутации образует группу входов-выходов устройства дл  подключени  к группе информационных входов-выходов ЭВМ, при этом втора  группа информационных входов-выходов блока коммутации соединена с группой информационных выходов шифратора вектора прерывани  и с первой группой информационных входов второго блока приемопередатчиков , перва  группа информационных выходов которого соединена с группой информационных входов шифратора вектора прерывани  и с группой информационных входов блока коммутации,группа информационных выходов которого соединена с группой информационных входов шифратора адреса, группа информационных выходов которого соединена с второй группой информационных входов второго блока приемопередатчиков , четвертый и п тый информационные входы которого соединены соответственно с первьм и вторым выходами блока обмена, третий выход которого соединен с шестьм информационным входом второго блока приемопередатчиков и с первым управл ющим входом блока коммутации, второй, третий, четвертый и п тый управл ющие входы которого соединены соответственно с четвертым , п тым, шестым и седьмым выходами блока обмена, шестой и седьмой управл ющие входы блока коммутации соединены соответственно с первым выходом предоставлени  прерывани  блока прерыва ни  и с первым информационным выходом первого блока приемопередатчиков .

2. Устройство по п. ю щ е е с   тем, что держит три элемента И, два элемента ИЛИ, два элемента задержки, элемент НЕ, причем первый вход первого элемента ИЛИ  вл етс  синхровходом блока , первый вход первого элемента И соединен с первым входом второго элемента И и  вл етс  входом ввода блока , первый вход третьего элемента И  вл етс  входом вывода блока, первый вход второго элемента ИЛИ соединен с ч вторым входом второго элемента И и  вл етс  первым входом логического услови  блока, второй вход второго элемента ИЛИ соединен с вторым входом первого

1, о т л и ч а- блок обмена соэлемента ИЛИ .и  вл етс  вторым входом логического услови  блока, выходы первого и второго элементов задержки  вл ютс  соответственно первым и вторым вьгходами блока, выход третьего элемента И соединен с входом второго элемента задержки и  вл етс  третьим выходом блока, выходы элеменэлемента И  вл ютс  соответствен четвертым, п тым,, шестым выходам блока, выход первого элемента И динен с входом первого элемента держки, с входом элемента НЕ и   етс  седьмым выходом блока, при в блоке обмена выход второго эле та ИЛИ соединен с вторыми входам

та НЕ, первого элемента ИЛИ, второго ю первого и третьего элементов И.

элемента И  вл ютс  соответственно четвертым, п тым,, шестым выходами блока, выход первого элемента И соединен с входом первого элемента задержки , с входом элемента НЕ и  вл етс  седьмым выходом блока, при этом в блоке обмена выход второго элемента ИЛИ соединен с вторыми входами