SU1532941A1

SU1532941A1 - Устройство обмена информацией

Info

Publication number: SU1532941A1
Application number: SU874297014A
Authority: SU
Inventors: Анатолий Николаевич Путьмаков; Алексей Геннадьевич Зеленцов
Original assignee: Новосибирский государственный университет им.Ленинского комсомола
Priority date: 1987-08-26
Filing date: 1987-08-26
Publication date: 1989-12-30

Abstract

Устройство к вычислительной технике и может быть использовано в многомашинных вычислительных комплексах дл св зи центральной ЭВМ с группой периферийных ЭВМ. При этом обмен информаций между центральной ЭВМ и периферийными ЭВМ осуществл етс в режиме разделени времени. Целью изобретени вл етс расширение области применени . Устройство содержит групповой блок св зи с центральной ЭВМ и группу блоков св зи с периферийными магистрал ми. Групповой блок св зи с центральной магистралью содержит регистры адреса, данных, группу приемников запроса прерывани , узел прерывани , узел приемопередатчиков, два дешифратора, два мультиплексора, узел микропрограммного управлени , узел шинных формирователей. Каждый блок св зи с периферийной магистралью содержит линейный приемопередатчик, регистр адреса, приемный и передающий регистры, мультиплексор, передатчик запроса прерывани , группу регистров состо ни , узел микропрограммного управлени , узел управлени обменом, узел прерываний, узел шинных формирователей. 1 з.п. ф-лы, 5 ил.

Description

Изобретение относитс к вычислительной технике и может быть использовано в многомашинных вычислительных комплексах дл св зи центральной ЭВМ с группой периферийных ЭВМ. При этом обмен информацией между центральной ЭВМ и периферийными ЭВМ осуществл етс в режиме разделени времени с асинхронной передачей запроса на прерывание во врем информационного обмена о

Целью изобретени вл етс расширение области применени .

На фиг. 1 приведена блок-схема предлагаемого устройства; на фиг. 2 узел микропрограммного управлени группового блока св зи с центральной магистралью; на фиг. 3 - узел микропрограммного управлени блока св зи с периферийной магистралью; на фиг.4- узел управлени обменом блока св зи с периферийной магистралью; на фиг.5- приемник запросов прерывани группового блока св зи с центральной магистралью и передатчика запроса прерывани блока св зи с периферийной ЭВМ. В состав устройства входит групповой блок 1 с центральной магистралью, , группа блоков 2 св зи с периферийными магистрал ми, соединенными линиСл

со to

СО Јь

ми 3 св зи. Блок 1 подключен к центральной магистрали 4 и содержит регистр 5 адреса, регистр 6 данных, группу 7 приемников запроса прерывани , узел 8 прерываний, узел 9 приемопередатчиков , первый дешифратор 10 адреса, второй мультиплексор 11, узел 12 микропрограммного управлени первый мультиплексор 13, второй дешифратор 1, узел 15 шинных формирователей , каждый блок 2 содержит линейный приемопередатчик 16, регистр 17 адреса, приемный регистр 18, передающий регистр 19, мультиплексор 20, передатчик 21 запроса прерывани группу регистров состо ни 22, узел 23 микропрограммного управлени ,узел 2 управлени обменом. Блок 2 подклю чем к периферийной магистрали 25. В блок 2 также входит узел 26 прерываний , узел 27 шинных формирователей.

Узел 12 содержит шифратор 28 управл ющих сигналов, генератор 29, группу 30 триггеров управлени , счет чик 31 адреса, ПЗУ 32, регистр 33 команд, дешифратор 3 команд. В узел 23 вход т генератор 35, группа 36 триггеров управлени , счетчик 37 адреса , ПЗУ 38, регистр 39 команд,, дешифратор 40 команд. Узел 2k содержит дешифратор 41 адреса, буферный регистр 42, шифратор 43 управл ющих сигналов , узлы 7 и 21 содержат генератор 44 переменного напр жени , импульсный трансформатор 45, диоды 46 и 47, конденсатор 48, резисторы 49 и 50, оптронный приемник 51, диод 52, конденсатор 53.

Обмен между центральной ЭВМ и периферийной ЭВМ производитс по проверке готовности в статусных регистрах или по векторному прерыванию При этом в адресном пространстве каж

10

15

29414

ни в ЦЭВМ, чтение регистра данных приемника в ПЭВМ, чтение статусных регистров приемника или передатчика в ПЭВМ; запись в регистр данных передатчика ПЭВМ; запись в статусные регистры приемника или передатчика ПЭВМ прием вектора прерывани в ПЭВМ.

Цикл чтени регистра данных приемника в ЦЭВМ начинаетс с установки адреса этого регистра на магистрали 4, адрес дешифрируетс в дешифраторе 10 адреса, на выходе которого по вл етс информаци о том, что адрес, установленный на магистрали 4, входит в адресное пространство, обслуживаемое блоком 1, кроме того, на выходе дешифратора 10 адреса устанав

ром находитс выбранный регистр, затем по переднему фронту сигнала синхронизации магистрали 4 адрес, установленный на магистрали 4, записываетс в регистр 5 адреса, а номер канала записываетс в мультиплексор 13 с пам тью затем ЦЭВМ устанавливает на магистрали 4 сигнал режима Ввод, по которому узел 12 переписывает информацию на регистре 5 адреса в регистр 6 данных, затем организует передачу 12-разр дной адресной посылки в линию 3 св зи через мультиплексор 11 и узел 9 приемопередатчиков , выбор линии обеспечиваетс дешифратором 14 адреса, который подает разрешающий сигнал на один из восьми приемопередатчиков, формат адресной посылки имеет следующий вид: первый, стартовый бит всегда равен единице и необходим дл выработки тактовых импульсов на приемной стороне, синхронизированных с принимаемыми данными, второй бит

дои ЭВМ интерфейс представлен четырь- равен единице и сообщает о том, что

м регистрами - статусный регистр приемника,регистр данных приемника, статусный регистр передатчика, ре- хгистр данных передатчика.

Процесс обмена между центральной ЭВМ (ЦЭВМ) и периферийной ЭВМ (ПЭВМ) можно разбить на несколько циклов обмена по магистрали: чтение регистра данных приемника в ЦЭВМ-j чтение статусных регистров приемника или передатчика в ЦЭВМ, запись в регистр данных передатчика ЦЭВМ; запись в ста«- тусные регистры приемника или передатчика ЦЭВМ; прием вектора прерыва50

55

выполн етс цикл чтени , следующие 10 разр дов адресной посылки соответствуют 10 младшим разр дам адреса по магистрали 4. После передачи адреса узел 12 переходит в режим ожидани ответной посылки из линии св зи

Адресна посылка через приемопередатчик 16 поступает на вход регистра 17 адреса и узел 23, который при получении стартового бита батывает сдвиговые импульсы дл регистра 17 адреса, принимаемый адрес заноситс в регистр 17 адреса и пода

0

5

Адресна посылка через приемопередатчик 16 поступает на вход регистра 17 адреса и узел 23, который при получении стартового бита батывает сдвиговые импульсы дл регистра 17 адреса, принимаемый адрес заноситс в регистр 17 адреса и подаетс на входы узла 23, который анализирует его и формирует 20-разр дную ответную посылку в линию 5 св зи, коммутиру на вход приемопередатчика 16 выход передающего регистра 19 через мультиплексор 20 в линию св зи.

Формат ответной посылки, первый бит, стартовый, всегда равен 1}1б последующих разр дов вл ютс данными, передаваемыми из ПЭВМ. После передачи ответной посыпки узел 23 сбрасывает бит готовности приемника в регистре 22.

Ответна посылка через узел 9 приемопередатчиков поступает на вход регистра 6 данных и узел 12, который при получении стартового бита вырабатывает сдвиговые импульсы дл регистра 6 данных, после приема всей посылки узел 12 транслирует прин тое слово данных с регистра 6 данных на магистраль k через узел 15 шинных формирователей, затем выставл ет CHI- нал пассивной синхронизации, принима который ЦЭВМ считывает данные с магистрали k. Затем ПЭВМ снимает сигналы режима и сигнал активной синхронизации , заканчива обмен. Узел 12 переходит в исходное состо ние.

Цикл чтени статусных регистров приемника или передатчика в ЦЭВМ отличаетс от цикла чтени регистра данных тем, что на магистрали k выставл етс и передаетс в адресной посылке другой адрес.

Узел блока 2 анализирует адрес, переданный в регистр 17 адреса и формирует ответную посылку в линию 3 св зи, коммутиру на вход приемопередатчика 16 выход регистра 22 состо ни через мультиплексор 20 в линию св зи, после чего переходит в исходное состо ние. Вс остальна последовательность работы и формата посылок в цикле чтени статусных регистров приемника или передатчика в ЦЭВМ такие же, как в цикле чтени регистра данных приемников в ЦЭВМ.

Цикл записи в регистр данных передатчика ЦЭВМ начинаетс с установки адреса регистра передатчика на магистрали k, который дешифрируетс в дешифраторе 10 адреса, на выходе которого устанавливаетс информаци о том, что адрес, установленный на магистрали 4, входит в требуемое адресное пространство, так же на выходе дешифратора устанавливаетс код номера канала, в котором находитс выбранный регистр.

По переднему фронту сигнала активной синхронизации адрес, установленный на магистрали k, записываетс в регистр 5 адреса, а адрес линии записываетс в мультиплексор 13 с пам тью , затем ЦЭВМ устанавливает на

Q магистрали сигнал режима Вывод, по которому узел 12 переписывает адрес из регистра 5 адреса в регистр 6 данных, затем организует передачу 12- разр дной адресной посылки в линию 3 св зи из регистра 6 данных через мультиплексор 11 посылки в линию св зи и узел приемопередатчиков 9, затем узел 12 переписывает данные с магистрали 1 в регистр 6 да иных через узел 15 шинных формирователей, и передает их в линию 3 св зи сразу за адресной посылкой и переходит на ожидание ответа. Адресна посылка отличаетс от адресной посылки в цикле чтени

5 вторым битом, который равен 0. Прием адресной посылки в блок 2 св зи с ПЭВМ аналогичен ранее описанному в цикле чтение. Узел 23 после приема всей адресной посылки вырабатывает

Q тактовые импульсы дл приемного регистра 18, чем обеспечивает прием в него Данных. После приема данных узел 23 организует передачу ответной посылки в линию св зи 3 через мультиплексор 20 и приемопередатчик 16.

Формат ответной посылки бита, первый - стартовый, который всегда ра5

0

5

0

5

вен 1, узел 23 обнул ет триггер готовности передатчика в регистре состо ни 22 и переходит в исходное состо ние. Ответна посылка из линии 3 св зи через узел 9 приемопередатчиков поступает в узел 12, который после ее приема выставл ет сигнал пассивной синхронизации на магистраль k, сообщающий, что данные переданы в ПЭВМ, принима который ЦЭВМ заканчивает цикл зажима Вывод.

Цикл записи в статусные регистры приемника или передатчика ЦЭВМ начинаетс с передачи ЦЭВМ адреса регистра . Узел 23 линии св зи анализирует адрес, записанный в регистр 17 адреса и записывает 6-ой бит разрешени прерывани соответственно приемника или передатчика в регистры 22 состо ни . Вс остальна последовательность работы и форматы посылок в цикле записи в статусные регистры

приемника и передатчика ЦЭВМ такие в цикле записи в регистр дан™ / ных передатчика ЦЭВМ ,

Цикл приема вектора прерывани в ЦЭВМ возможен при следующих услови х с

ЦЭВМ разрешено реагировать на прерывани от внешних устройство Блок 1 выставил на магистраль 4 сигнал требовани прерывани . Если в регистрах 22 состо ни будут одновременно установлены 6-ой бит разрешени прерывани и готовность приемника или передатчика, то передатчик 21 выдаст в линию 3 св зи токовый сигнал запроса на прерывание. Один из прием- никое 7 принимает токовую посылку, преобразует ее в потенциальный сигнал и подает его на соответствующий вход узла 8 прерываний, который выставл ет на магистраль 4 сигнал требовани прерывани . ЦЭВМ при получении этого сигнала выставл ет на магистраль 4 последовательно сигнал режима Ввод и разрешение прерывани . Узел 12 записывает из узла 8 прерываний в мультиплексор 13 с пам тью адрес линии, по которой пришел

i ветной посылки с регистра 6 данных поступают на вход дешифратора 14 адреса каналов. После записи ответной посылки узел 12 выставл ет на магистраль 4 из дешифратора 14 адреса

через узел 8 прерываний адрес вектора прерывани на прерывание и формирует сигнал пассивной синхронизации Далее

Ю узел 12 снимает сигнал пассивной синхронизации , освобождает шину данных и переходит в исходное состо ние.

Цикл чтени регистра данных приемника в ПЭВМ начинаетс с установки

15 адреса этого регистра на магистрали 25, адрес дешифрируетс в дешифраторе 41 адреса узла 24, на выходе которого по вл етс информаци о том, что адрес,установленный на магистра20 ли 25, входит в адресное пространство , обслуживаемое группой блоков 2, кроме того, на выходе дешифратора 41 адреса устанавливаетс код регистра данных приемника. Информаци , выстав25 ленна на выходе дешифратора 41 адреса по переднему фронту сигнала активной синхронизации,, записываетс в буферный регистр 42 и на вход шифратора управл ющих сигналов. По CHI-

запрос, адрес линии поступает на вход 30 налу режима Ввод шифратор 43 трансдешифратора 14 адреса, который выдает потенциальный сигнал разрешени на один из входов узла 9 приемопередатчиков , затем узел 12 через мульти- плексор 11 и узел 9 приемопередатчиков генерирует в линию 12 св зи разр дную адресную посылку, четыре старших разр да которой равны 1, а остальные 0, после чего узел 12 пере™ ходит в режим ожидани ответной посылки . Прием адресной посылки блоком 2 происходит так же, как в цикле чтени регистра данных приемника в ЦЭВМ. Прин в такой адрес, узел 23 линии св зи передает из регистра 22 состо ни через мультиплексор 20 в линию св зи и приемопередатчик 16 4-разр дную ответную посылку, в которой содержитс информаци о том, какое устройство послало запрос на прерывание - приемник или передатчик. После этого узел 23 управлени пере ходит в исходное состо ние.

Ответна посылка через узел 9 приемопередатчиков поступает на вход регистра 6 данных и узел t2, который при получении стартового бита вырабатывает сдвиговые импульсы дл реч гистра 6 данных, 3 младших бита от35

40

лирует данные из приемного регистра 18 на магистраль 25 через узел 27 шинных формирователей и передает на магистраль 25 сигнал пассивной синхронизации . ПЭВМ принимает этот сигнал , считывает данные, снимает свои сигналы синхронизации и режима, заканчива обмен. Узел 24 снимает данные , и сигнал синхронизации переходит в исходное состо ние.

Цикл чтени статусного регистра приемника или передатчика в ПЭВМ начинаетс с установки адреса этого регистра на магистрали 25. Адресна часть этого цикла така же, как в цикле чтени регистра данных приемника в ПЭВМ, только на выходе буферного регистра 42 записываетс код статусного регистра приемника или передатчика. По сигналу режима Ввод шифратор 43 управл ющих сигналов транслирует соответствующую информацию из регистров 22 состо ни на магистраль 25 через узел 27 шинных фор- 55 мирователей и отдает сигнал пассивной синхронизации ПЭВМ, принима этот сигнал, считывает с магистрали 25 данные, снимает сигналы синхронизации с режима, заканчива обмен.

45

50

-

5329418

5

0

Цикл чтени статусного регистра приемника или передатчика в ПЭВМ начинаетс с установки адреса этого регистра на магистрали 25. Адресна часть этого цикла така же, как в цикле чтени регистра данных приемника в ПЭВМ, только на выходе буферного регистра 42 записываетс код статусного регистра приемника или передатчика. По сигналу режима Ввод шифратор 43 управл ющих сигналов транслирует соответствующую информацию из регистров 22 состо ни на магистраль 25 через узел 27 шинных фор- 5 мирователей и отдает сигнал пассивной синхронизации ПЭВМ, принима этот сигнал, считывает с магистрали 25 данные, снимает сигналы синхронизации с режима, заканчива обмен.

5

0

Цикл записи в регистр данных передатчика ПЭВМ начинаетс с установки адреса этого регистра на магистрали 25. Адресна часть этого цикла така же, как в цикле чтени регистра данных приемника в ПЭВМ, на выходе буферного регистра А2 запишетс код регистра данных передатчика. По сигналу режима Вывод шифратор A3 записывает данные с магистрали 25 в предыдущий регистр 19 через узел 27 шинных формирователей и формирует сигна пассивной синхронизации. Прин в этот сигнал, ПЭВМ снимает с синхронизации и режима заканчива обмен.

Цикл записи в статусные регистры приемника или передатчика начинаетс с установки адреса регистра .на магистраль 25. Адресна часть этого цикла така же, как в цикле чтени регистра данных приемника s ПЭВМ, на выходе буферного регистра А2 записываетс код статусного регистра приемника или передатчика. По сигналу режима Вывод шифратор A3 записывает 6-й бит разрешени прерывани соответственно приемника или передатчика в регистры 22 состо ни , после чего шифратор A3 снимает сигнал пассивной синхронизации, прин в этот сигнал, снимает сигналы синхронизации и режима , заканчива обмен.

Цикл приема вектора прерывани в ПЭВМ возможен при следующих услови х: ПЭВМ разрешено реагировать на прерывание от внешних устройств; от блока 2 выставлен на магистраль 25 сигнал требовани прерывани . Этот сигнал выставл ет узел 26, который анализирует информацию, содержащуюс в регистрах 22 состо ни . ПЭВМ, прин в с магистрали 25 сигнал требовани прерывани , проводит цикл ввода вектора прерывани , выставл на магистраль сначала сигнал режима Ввод затем разрешение прерывани , узел 26 прерывани , получив эти сигналы, выставл ет на магистраль 25 адрес вектора прерывани , сбрасывает сигнал требовани прерывани и через узлы 2k и 27 снимает сигнал пассивной синхронизации.

Claims

1. Устройство обмена информацией между центральной магистралью и группой периферийных магистралей, содер

10

15

20

25

30

35

0

15

0

5

жащее групповой блок св зи с центральной магистралью и группу блоков св зи с периферийными магистрал ми, причем групповой блок св зи с центральной магистралью содержит узел прерываний, узел шинных формирователей , первый дешифратор адреса, регистр данных, узел микропрограммного управлени , регистр адреса, группу приемников запросов прерывани , узел приемопередатчиков, каждый блок св зи с периферийной магистралью содержит передатчик запроса прерывани , линейный приемопередатчик, узел микропрограммного управлени , регистр адреса, группу регистров состо ни , передающий регистр, узел прерываний и узел шинных формирователей, причем в групповом блоке св зи с центральной магистралью вход и выход узла прерывани вл ютс соответственно входом и выходом устройства дл подсоединени к шинам разрешени и требовани прерывани центральной магистрали , магистральный вход и выход узла шинных формирователей вл ютс соответственно входом-выходом устройства дл подсоединени к шинам данных спиральной магистрали, магистральные вход и выход узла микропро - раммного управлени вл ютс соответственно входом и выходом устройства дл подсоединени к шинам режима и синхронизации центральной магистрали, первый и второй входы запросов узла прерываний соединены соответственно с выходами приемников запросов группы и с выходом прерывани узла микропрограммного управлени , информационный выход узла шинных формирователей соединен с входами первого дешифратора адреса, информационными входами регистра адреса и первым информационным входом регистра данных, первый информационный выход которого соединен с информационным входом узла шинных формирователей, вход управлени которого соединен с выходом блокировки узла микропрограммного управлени выход режима которого соединен с входом синхронизации регистра данных, второй информационный вход которого соединен с выходом регистра адреса, вход синхронизации которого соединен с первым выходом синхронизации узла микропрогоаммного управлени , вход синхронизации которого соединен с выходом синхронизации узла приемепередатчиков , информационный выход которого соединен с третьим информационным входом регистра данных, режимный выход узла приемопередатчиков соединен с входами приемников запросов прерывани группы, в каждом блоке св зи с периферийной магистралью выход передатчика запроса прерывани соединен с режимным входом линейного приемопередатчика, информационный выход которого соединен с синхронизирующим входом узла микропрограммного управлени , с информационным входом регистра адреса, с информацией- ными входами регистров состо ни группы, первые информационные выходы которых соединены с информационным входом передатчика запроса на прерывание , синхронизирующий вход которо- го соединен с первым синхронизирующим выходом узла микропрограммного управлени , первый установочный выход которого соединен с установочными входами регистров состо ни группы, вторые информационные выходы которых соединены с входом запроса узла прерываний , магистральные вход и выход которого вл ютс соответственно вхо- дом и выходом устройства дл под- Соединени -к шинам разрешени и требовани прерывани периферийной магистрали , режимные входы-выходы регистров состо ни группы соединены с режимным входом-выходом узла шинных формирователей, магис.ральный вход- выход которого вл етс входом-выходом устройства дл подсоединени к ,шинам данных периферийной магистрали второй синхронизирующий выход узла микропрограммного управлени соедине с синхронизирующим входом линейного приемопередатчика, синхронизирующий вход и информационный выход регистра адреса соединены соответственно с третьим синхронизирующим выходом и адресным входом узла микропрограммного управлени , четвертый синхронизирующий выход узла микропрограммного управлени соединен с синхронизирующим входом передающего регистра, первый информационный вход которого соединен с информационным выходом узла шинных формирователей, а в групповом блоке св зи с центральной магистралью каждый линейный вход-выход узла приемопередатчиков соединен соответственно с линейным входом-выходом линейного приемопередатчика соответ

0 5 о 0 5

5

ствующего блока св зи с периферийной магистралью, отличающеес тем, что, с целью расширени области применени , в групповой блок св зи с центральной магистралью введен второй дешифратор адреса, два мультиплексора, а в каждый блок св зи с периферийной магистралью введен мультиплексор, узел управлени обменом и приемный регистр, в групповом блоке св зи с центральной ЭВМ выход первого дешифратора адреса соединен с первым информационным входом первого мультиплексора , второй информационный вход которого соединен с режимным выходом узла прерываний, выход первого мультиплексора соединен с первым входом второго дешифратора адреса, второй вход которого соединен с вторым информационным выходом регистра данных, выход второго дешифратора адреса . соединен с третьим входом запросов узла прерываний и с адресным входом узла приемопередатчиков, третий вход второго дешифратора адреса соединен с адресным выходом узла микропрограммного управлени , второй синхронизирующий выход которого соединен с управл ющим входом первого мультиплексора , информационный и управл ющий входы второго мультиплексора соединены соответственно с вторым информационным выходом регистра данных и с управл ющим выходом узла микропрограммного управлени , выход второго мультиплексора соединен с информационным входом узла приемопередатчиков , а в каждом блоке св зи с периферийной магистралью третьи информационные выходы регистров состо ни группы соединены с первым информационным входом мультиплексора, управл ющий вход которого соединен с вторым установочным выходом узла микропрограммного управлени , выход мультиплексора соединен с информационным входом линейного приемопередатчика , четвертый синхронизирующий выход узла микропрограммного управлени соединен с первым синхронизирующим входом приемного регистра, второй синхронизирующий вход которого соединен с выходом синхронизации узла управлени обменом, первый и второй информационные выходы которого соединены соответственно с вторым информационным входом передающего регистра и первым информациейным входом узла шинных формирователей , второй информационный вход которого соединен с выходом приемного регистра, вход-выход синхронизации узла прерываний соединен с входом- выходом запроса узла управлени обменом , режимный выход которого соединен с входами синхронизации регистров состо ни группы, информационный выход передающего регистра соединен с вторым информационным входом мультиплексора , информационный вход приемного регистра соединен с информационным выходом линейного приемопередатчика . -,

2. Устройство по п.1, о т л и - чающеес тем, что узел управлени обменом содержит дешифратор ад1 И g

Шиг.1

реса , буферный регистр и шифратор управл ющих сигналов, причем выход дешифратора адреса соединен с информационным входом буферного регистра, выход которого соединен с первым входом шифратора управл ющих сигналов, второй и третий входы которого вл ютс соответственно информационным

входом и входом запроса узла управлени обменом, вход синхронизации буферного регистра и вход дешифратора адреса соединены с информационным входом узла управлени обменом, выходы шифратора управл ющих сигналов соединены с выходами запроса,синхро- низации, режима, с первым и вторым информационными выходами узла управлени обменом.

Фиг г

Фее

кв окугз ке жуи

®иг.5