SU1762308A1 - Устройство дл сопр жени двух магистралей - Google Patents

Abstract

Изобретение относитс  к соединению запоминающих устройств и устройств ввода-вывода или процессоров и управлению запросами дл  взаимных отсылок и может быть использовано в многомашинных и многопроцессорных вычислительных системах . Цель изобретени  - повышение надежности устройства без снижени  производительности системы. Устройство содержит два блока сопр жени , каждый из которых состоит из двух узлов обмена, узла коммутации, узла приоритета, узла пам ти, узла буферной пам ти и элемента И. 2 ил

Description

Изобретение относитс  к соединению запоминающих устройств и устройств ввода-вывода или процессоров и управлению запросами дл  взаимных отсылок и может быть использовано в многомашинных и многопроцессорных вычислительных системах .

Известно устройство дл  сопр жени  двух магистралей, содержащее блок пам ти , коммутаторы магистралей, регистры адреса , блок коммутаторов (в состав которого вход т дешифраторы зоны, генератор импульсов , триггеры, элемент НЕ, элементы И).

Недостатком известного устройства  вл етс  низка  надежность.

Известен метод повышени  надежности резервированием с использованием двух однотипных устройств.

К недостаткам такого устройства, содержащего пам ть, относитс  невысока  скорость обмена информацией из-за необходимости двух циклов записи информации: в основное и резервное устройства.

Цель изобретени  - повышение надежности устройства и скорости обмена информацией .

Надежность устройства повышаетс  за счет резервировани  с использованием двух однотипных устройств

Скорость обмена информацией повышаетс  за счет обеспечени  записи информации в основное и резервное устройство за один цикл записи

Это достигаетс  тем, что в устройство дл  сопр жени  двух магистралей содержащее первый блок сопр жени , состо щий из двух узлов обмена, узла коммутации и узла приоритета, причем перва  магистраль соединена с первым входом-выходом первого узла обмена, второй вход-выход которого соединен с первым информационным входом-выходом узла коммутации второй информационный вход-выход которого соединен с входом-выходом узла пам ти, упсл С

м о ;ю со о оо

равл ющий вход узла коммутации соединен с выходом узла приоритета, первый запросный вход которого соединен с выходом первого узла обмена, адресно-информационна  шина второй магистрали соединена с входом второго узла обмена, введены второй блок сопр жени , состо щий из двух узлов обмена, узла коммутации, узла приоритета, узла пам ти, узла буферной пам ти и элемента И, а в первый блок сопр жени  введены узел буферной пам ти и элемент И, причем в первом блоке сопр жени  первый вход элемента И соединен с шиной записи второй магистрали, первый выход второго узла обмена соединен с информационным входом узла буферный пам ти, первый выход которого соединен с первым информационным входом узла коммутации, второй информационный вход которого соединен со вторым выходом узла буферной пам ти и запросным входом узла приоритета, второй выход второго узла обмена соединен со вторым входом элемента И, выход которого соединен с входом записи узла буферной пам ти, вход чтени  которого соединен с выходом блока коммутации, а во втором блоке сопр жени  втора  магистраль соединена с первым входом-выходом первого узла обмена, второй вход-выход которого соединен с первым информационным входом-выходом узла коммутации, второй ин- формационный вход-выход которого соединен с входом-выходом узла пам ти, управл ющий вход узла коммутации соединен с выходом узла приоритета, первый запросный вход которого соединен с выходом первого узла обмена, адресно-информационна  шина первой магистрали соединена с входом второго узла обмена, первый вход элемента И соединен с шиной записи первой магистрали, первый выход второго узла обмена соединен с информационным входом узла буферной пам ти, первый выход которого соединен с первым информационным входом узла буферной пам ти, первый выход которого соединен с первым информационным входом узла коммутации, второй информационный вход которого соединен с первым информационным входом узла коммутации, второй информационный вход которого соединен со вторым выходом узла буферной пам ти и запросным входом дл  узла приоритета, второй выход второго узла обмена соединен со вторым входом элемента И, выход которого соединен с входом записи узла буферной пам ти, вход чтени  которого соединен с выходом блока коммутации.

На фиг.1 показана структурна  схема устройства; на фиг.2 - схема включени  устройства в резервированную систему обмена данными.

Устройство содержит блок 1 пам ти, блоки 2 и 3 обмена, блок 4 коммутаторов,

блок 5 управлени , буферное запоминающее устройство (БЗУ) 6, элемент И 7, шины 8 и 9 первой и второй магистралей и шина 10 записи второй магистрали.

На схеме (фиг.2) показаны внешние уст0 ройства (процессоры) 11, магистрали 12 и 13, однотипные устройства дл  сопр жени  двух магистралей (УСДМ) 14 и 15.

Конструкци  блоков 2 и 3 обмена зависит от используемого интерфейса магистра5 лей и, например, при работе по ГОСТ 26765.51-86 блок 2(3) содержит регистр адреса и дешифратор зоны.

Блок 4 коммутаторов обеспечивает подключение блока 1 пам ти к шинам первой

0 или второй магистралей по сигналам блока 5 управлени  и содержит, например, коммутаторы информации, адреса, сигналов записи , считывани  и ответа.

Блок5управлени  содержит, например,

5 два триггера, генератор тактовых импульсов и элемент НЕ.

БЗУ обеспечивает запись информации на фоне считывани .

Устройство работает следующим обра0 зом (при использовании интерфейса магистралей , например, по ГОСТ 26765.51-86 дл  ведомого абонента).

При обращении внешнего устройства по шинам 8 первой магистрали и совпаде5 нии поступающего адреса с зоной адресов блока 1 пам ти на управл ющем выходе блока 2 обмена по вл етс  сигнал, по которому блок 5 управлени  переключает блок 4 коммутаторов на работу блока 1 пам ти с

0 первой магистралью. В это врем  обращение со стороны второй магистрали блокируетс .

По окончании цикла записи или считывани  блок 1 пам ти выдает сигнал Ответ,

5 который через блок 4 коммутаторов и блок 2 обмена транслируетс  во внешнее устройство и снимает сигналы обращени  с шин 8 первой магистрали и сигнал с управл ющего выхода блока 2 обмена. При этом блок 5

0 управлени  при наличии сигнала на его втором входе переключает блок 4 коммутаторов на обмен блока 1 пам ти со второй магистралью.

Блок 3 обмена работает на прием ин5 формации, сигнал записи с шины 10 (при совпадении поступающего адреса с зоной адресов блока 1 пам ти и наличии сигнала на управл ющем выходе блока 3 обмена) через элемент И 7 поступает на вход записи БЗУ 6 и информаци  с адресом дл  блока 1

пам ти записываетс  в БЗУ 6. Считывание из БЗУ 6 идет посто нно, при наличии информации в БЗУ 6 на его управл ющем выходе (подключенном к информационному входу блока 4 коммутаторов, соответствующему сигналу записи в блок 1 пам ти) по вл етс  сигнал, поступающий на второй вход блока 5 управлени . Последующие обраще- .ни  по шинам 9, 10 накапливаютс  в БЗУ 6.

По окончании цикла записи блок 1 пам ти выдает сигнал Ответ, который через блок 4 коммутаторов поступает на вход чтени  БЗУ 6 и переключает БЗУ 6 на считывание следующей  чейки,

На врем  работы со второй магистралью обращение с первой магистралью блокируетс , сигнал Ответ в нее не поступает и обмен задерживаетс .

Когда вс  информаци  из БЗУ считана, сигнал с его управл ющего выхода снимаетс  и разрешает блоку 5 управлени  переключение на работу с первой магистралью.

Зоны адресов блоков 1 пам ти, вход щих в состав УСДМ 14 и 15 (см. фиг.2) совпадают , при обращении абонента 11 по магистрали 12 информаци  записываетс  в УСДМ 14 через его блок 2 обмена и в БЗУ 6 УСДМ 15 (в это врем  другой абонент 11 может вести обмен по магистрали 13 через блок 2 обмена УСДМ 15 и БЗУ 6 УСДМ 14). По окончании цикла обмена абонент 11 получает сигнал Ответ по магистрали 12 и переходит к следующей операции.

Таким образом, информаци  за один цикл записываетс  в оба УСДМ (14 и 15), при отказе оборудовани , например, магистрали 12 или УСДМ 14 абоненты 11 продолжают работу с УСДМ 15 через магистраль 13.

Claims (1)

1. Формула изобретени  Устройство дл  сопр жени  двух магистралей , содержащее первый блок сопр жени , состо щий из двух узлов обмена, узла коммутации и узла приоритета, причем перва  магистраль соединена с первым входом-выходом первого узла обмена, второй вход-выход которого соединен с первым информационным входом-выходом узла коммутации , второй информационный вход-выход которого соединен с входом-выходом узла пам ти, управл ющий вход узла коммутации соединен с выходом узла приоритета , первый запросный вход которого

   соединен с выходом первого узла обмена, адресно-информационна  шина второй магистрали соединена с входом второго узла обмена, отличающеес  тем, что, с

   целью повышени  надежности устройства без снижени  производительности системы , в устройство введен второй блок сопр жени , состо щий из двух узлов обмена, узла коммутации, узла приоритета, узла пам ти , узла буферной пам ти и элемента И, а в первый блок сопр жени  введены узел буферной пам ти и элемент И, причем в первом блоке сопр жени  первый вход элемента И соединен с шиной записи второй

   магистрали, первый выход второго узла обмена соединен с информационным входом узла буферной пам ти, первый выход которого соединен с первым информационным входом узла коммутации, второй информационный вход которого соединен с вторым выходом узла буферной пам ти и запросным входом узла приоритета, второй выход второго узла обмена соединен с вторым входом элемена И, выход которого соединен с

   входом записи узла буферной пам ти, вход чтени  которого соединен с выходом блока коммутации, а во втором блоке сопр жени  втора  магистраль соединена с первым входом-выходом первого узла обмена, второй

   вход-выход которого соединен с первым информационным входом-выходом узла коммутации , второй информационный вход-выход которого соединен с входом-выходом узла пам ти, управл ющий вход узла

   коммутации соединен с выходом узпз приоритета , первый запросный вход которого соединен с выходом первого узла обмена, адресно-информационна  шина первой магистрали соединена с входом второго узла

   обмена, первый вход элемента И соединен с шиной записи первой магистрали, первый выход второго узла обмена соединен с информационным входом узла буферной пам ти , первый выход которого соединен с

   первым информационным входом узла коммутации , второй информационный вход которого соединен с вторым выходом узла буферной пам ти и запросным входом узла приоритета, второй выход второго узла обмена соединен с вторым входом элемента И, выход которого соединен с входом записи узла буферной пам ти, вход чтени  которого соединен с выходом блока коммутации.