SU1177820A1

SU1177820A1 - Устройство для сопряжения процессора с группой блоков памяти

Info

Publication number: SU1177820A1
Application number: SU843713754A
Authority: SU
Inventors: Viktor V Svotin
Original assignee: Viktor V Svotin
Priority date: 1984-03-21
Filing date: 1984-03-21
Publication date: 1985-09-07

Description

Изобретение относится к вычислительной технике, в частности к устройствам управления памятью, и может быть использовано для увеличения объема оперативной памяти при построении цифровых систем на базе мини(микро)-ЭВМ.

Цель изобретения - повышение гибкости путем осуществления возможности одновременного подключения любых комбинаций блоков памяти и сокращения объема оборудования.

На фиг.1 показана блок-схема устройства; на фиг.2 - то же,блока управления.

Устройство содержит (фиг.1 и 2) блок 1 управления, регистр 2 номера массива, группу коммутаторов 3 с выходами на три состояния, дешифратор 4 номера блока, блок 5 памяти, группу блоков 6 памяти, группу канальных приемопередатчиков 7, регистр 8 адреса, дешифратор 9 адреса блока, дешифратор 10 адреса устройства, дешифратор 11 управляющих сигналов, элемент МОНТАЖНОЕ ИЛИ 12.

Устройство работает следующим , образом.

Блок 5 памяти содержит к банков памяти, где К = 1,2,3...η -разрядов адреса отводится для адресации памяти внутри банка, при этом Н <ЧГ, где II - разрядность адреса процессора’, нг - разрядов адреса отводится для .адресации банка, при этом т =

= ΊΪ -П .

Каждый из блоков 6 памяти имеет управляющий вход, с помощью которого данному блоку разрешается работа с магистралью "Общая шина". Каждый из коммутаторов 3 имеет управляющий '.вход, при помощи которого разрешается его включение при обращении процессора к определенному блоку памяти. Предварительно в регистр 2 номера массива заносится информация о номерах блоков, которые подключены к магистрали, и о распределении адресов блоков в адресном пространстве. Информация о номере .блока определяется кодом, поступаю1щим с группы выходов регистра 2 но•мера массива на вход коммутатора, информация об адресе блока опре’деляется номером коммутатора. Коли-; чество коммутаторов 3 определяется

1177820 2

'максимальным числом одновременно подключаемых блоков и не превышает 2^т.

При этом общий объем одновременно подключаемой памяти не превы5 шает 2¹', где 9) - разрядность адреса процессора.

При обращении к памяти адрес через канальные приемопередатчики 7 поступает на входы регистра 8 и строби10 руется синхроимпульсом адреса (СИА), Старшие т разрядов адреса дешифруются дешифратором 9 адреса блока, который дает разрешение на включение одного из коммутаторов 3, выхо15 ды остальных коммутаторов находятся в состоянии высокого импеданса. Одновременно младшие и разрядов адреса дешифрируются всеми блоками памяти. Коммутатор 3 подключает группу выхо20 дов регистра 2 номера массива к дешифратору 4 номера блока, который дает разрешение на подключение заданного банка. При обращении к памяти по другому адресу блока включают25 ся соответственно другие коммутатор и блок памяти. Изменение комбинации подключаемых блоков и распределение адресов блоков в адресном пространстве производятся путем изменения кода на выходах регистра 2, которое производится при помощи одной команды пересылки. Блок I управления предназначен для сопряжения регистра 2 номера массива с магистралью дешифрации адреса блока и управления подклкг35 чением коммутатора.

Коды адресов и данных с шин 1ЛАДМ через группу 7 канальных приемопередатчиков поступают на входы регистра. 8 адреса и регистры 2 номера мас40

сива.

При совпадении адреса, поступающего на вход дешифратора 10 адреса устройства, последний вырабатывает сигнал,который разрешает функционирование дешифратора 11 управляющих сигналов. В зависимости от вида операции дешифратор 11 вырабатывает либо сигнал "Запись" (ЗП) в цикле вывод данных, по которому код данных по 5® шинам ШАД записывается в регистр 2 номера массива, либо сигнал "Считывание" (СЧ) в цикле ввод данных, по которому канальные приемопередатчики переключаются на ввод данных и 55

происходит чтение информации, записанной в регистр 2 номера массива.

1177820

Фиг1

1 1778.20

В регистр!

Claims

УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ПРОЦЕССОРА С ГРУППОЙ БЛОКОВ ПАМЯТИ, содержащее регистр номера массива, дешифратор номера блока, дешифратор адреса устройства, дешифратор управляющих сигналов, канальные приемопередатчики, причем информационный вход-выход канальных приемопередатчиков образует информационный вход-выход устройства, первый и второй входы дешифратора управляющих сигналов образуют входы ввода и вывода устройства соответственно, группа младших разрядов информационного · выхода канальных приемопередатчиков соединена с информационным входом регистра йомера массива, группа информационных выходов которого соединена с информационным входом канальных приемопередатчиков, вход считывания которых соединен с первым выходом дешифратора управляющих сигналов, второй выход которого соединен с входом записи, регистра номера массива, выход дешифратора адреса

устройства соединен с третьим входом дешифратора управляющих сигналов, группа выходов дешифратора номера блока соединена с соответствующими входами выборки блоков памяти группы, отли чающееся тем, что, с целью повышения гибкости путем осуществления возможности одновременного подключения любых комбинаций блоков памяти и сокращения объема оборудования, в него введены группа коммутаторов, дешифратор адреса блока, регистр адреса, причем синхровход регистра адреса является синхровходом устройства, группа старших разрядов информационного выхода канальных приемопередатчиков соединена с информационным входом регистра адреса, группы младших и старших разрядов информационного выхода которого соединены с входами дешифратора адреса устройства и дешифратора адреса блока соответственно, группа выходов которого соединена с соответствующими разрешаю- , щими входами коммутаторов группы, информационные входы которых соединены с соответствующими выходами групп информационных выходов регистра номера массива, информационные выходы коммутаторов группы через элемент МОНТАЖНОЕ ИЛИ объединены с соот· ветствуклцими входами дешифратора номера блока.

33

1