SU940148A1 - Устройство дл синхронизации вычислительной системы - Google Patents

Description

(ЗА) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ

1

Изобретение относитс  к вычисли- тельной технике и может быть использовано при построении многомашинных (мультипроцессорных) вычислительных систем,работающих в реальном масштабе (фемени.

В многомашинных вычислительных системах повышение производительности достигаетс  за счет распараллеливани  по ЦВМ системы алгоритмов реша-, емых задач. Распараллеливание предусматривает в больитнстве случае необходимость организации обмена информацией и управл ющими словами между ЦВМ вычислительной системы, при- 15 ЦВМ производительность всей системы в целом существенно зависит от быстродействи  межмашинного обмена в системе .

При организации межмашинного об- 20 мена через канал пр мого доступа ЦВМ быстродействие межмашинного обмена определ етс  временем реакции ЦВМ на внешний запрос типа приостановка.

Это врем  составл ет один рабочий цикл.

Таким образом, врем  передачи одного слова информации между ОЗУ ЦВМ не может быть меньше двух рабочих циклов. Это врем  можно уменьшить до одного рабочего цикла, если тактовые сетки ЦВМ, участвующих в обмене, синхронизировать друг относительно друга таким образом, чтобы запрос, поступивший от ЦВМ-приемника в ЦВМ-датчик в каком-либо рабочем цикле , принималс  и выполн лс  в ЦВМ-датчике в этом же цикле. Така  синхро низаци  позвол ет свести к минимуму врем  реакции ЦВМ на внешний запрос типа приостановка. Синхронизаци  распределителей импульсов вычислительной системы осуществл етс  специальными устройствами синхронизации.

Известно устройство дл  синхронизации вычислительной системы, содержащее генератор тактовых импульсов, распределители тактовых импульсов

по числу процессоров в системе, cxe мы управлени  и элементы И по числу управл емых процессоров в системе, причем выход генератора тактовых импульсов соединен с первыми входами элементов И, выходы которых подключены к входам распределителей импульсов управл емых процессоров, группы выходов распределителей импульсов соединены с группами входов соответствующих схем управлени  и  вл ютс  выходами устройства, вторые входы схем управлени   вл ютс  входами задани  программного сдвига распределителей импульсов.

Распределители импульсов управл ютс  импульсами, поступающими с генератора тактовых импульсов на вход распределител  импульсов управл ющего процессора непосредственно , а на входы распределителей импульсов управл емых процессоров через элементы И. Разрешение {и запрет ) на прохождение тактовых импульсов на распределители импульсов управл емых процессоров формируетс  по состо нию соответствующего распределител  импульсов 1.

Недостатком указанного устройства  вл етс  его низка  надежность, котора  обусловлена наличием в устройстве сост заний сигналов (гонок), что приводит к уменьшению длительности отдельных тактовых импульсов на выходах распределителей импульсов управл емых процессоров, а также к по влению ложных тактовых импульсов, которые не позвол ют осуществить заданную синхронизацию распределителей импульсов. Причиной сост заний сигналов  вл етс  различие во времени их прохождени  по логическим цеп м и через запоминающие элементы(триггеры ).

Наиболее близким к предлагаемому по технической сущности  вл етс  устройство дл  синхронизации вычислительной системы, содержащее генератор тактовых импульсов, управл ющий и управл емый распределители импульсов , блоки управлени , две группы элементов И/ и группу элементов ИЛИ с числом элементов в каждой группе, равным числу управл емых процессоров причем выход генератора соединен с первыми выходами элементов И первой и второй групп, выходы которых подключены к входам соответствующих элементов ИЛИ, выходы элементов ИЛИ

соединены с входами управл емых распределителей импульсов, группы выходов которых подключены к первой группе входов соответствующих блоков управлени  и  вл ютс  выходами устройства , к второй группе входов блоков управлени  подключена группа входов устройства.

Распределители импульсов запускаютс  импульсами, поступающими от общего генератора тактовых импульсов на вход распределител  импульсов управл ющего процессора непосредственно , а на входы распределителей импульсов управл емых процессоров через элементы И и ИЛИ. Управление прохождением тактовых импульсов управл емых процессоров производитс  стробами управлени , отражающими текущее состо ние управл емых распределителей импульсов. Устранение ложных сигналов на фронтах при совпадении управл ющего строба и тактов с выхода генератора обеспечиваетс  соответствующей задержкой строба управлени  на элементах задержки. Устройство обеспечивает заданную заранее (или устанавливаемую по программе ) сходимость временных диаграмм распределителей импульсов всех процессоров системы и поддержание синхронной работы распределителей в течение всего времени работы вычислительной системы 2.

Известное устройство предусматривает синхронную работу всех процессоров системы независимо от решаемых ими задач, причем предполагаетс , что длительность рабочих циклов всех процессоров равна в течение всего времени работы системы, т.е. в системе команд процессоров отсутствуют команды с переменным циклом.

В р де процессоров длительность рабочего цикла в некоторых операци х  вл етс  .переменной 13 и j.

Claims (4)

1. Например, если е процессоре, содержащем управл ющий распределитель импульсов, выполн етс  операци  с увеличенным рабочим циклом, то это приводит к рассинхронизации процессоров системы, и устройства синхронизации управл емых процессоров начинают подстраивать свои распределители под работу управл ющего распределител , т.е. необоснованно увеличивать врем  выполнени  операций уп- равл емых процессоров, что приводит к снижению их быстродействи . Особенно существенно такое снижение быстродействи  при передаче управл ющим процессором массива информации (многократное повторение операций обмена с увеличенным рабочим циклом). Таким образом, применение из- вестных устройств синхронизации в вычислительных системах, содержащих процессоры, в составе которых имеют с  команды с переменным циклом, при водит к снижению быстродействи  управл емых процессоров, и следовательно , всей системы в целом, что  вл етс  недостатком известного уст ройства. Цель изобретени  - повышение быс родействи  вычислительной системы. Поставленна  цель достигаетс  те что в устройство дл  синхронизации вычислительной системы, содержащее генератор тактовых импульсов, п бло . ков выработки .синхросигналов (п число процессоров), причем каждый блок выработки синхрюсигналов содер жит распределитель, узел управлени  два элемента И, элемент ИЛИ, причем выход генератора тактовых импульсов соединен в каждом блоке выработки синхросигналов с первым входом первого элемента И, с первым входом вто рого элемента И, с синхровходом узла управлени , управл ющие входы узлов управлени   вл ютс  группой управл ющих входов устройства, выходы распределителей в каждом блоке выработки синхросигналов соединены соответственно с тактовыми входами узла управлени  и  вл ютс  тактовыми выходами устройства, выход узла упра лени  соединен в каждом блоке выработки синхросигналов с вторым входом первого элемента И, выход которого соединен в каждом блоке выработ ки синхросигналов с первым входом элемента ИЛИ, второй вход которого соединен с выходом второго элемен ,та И, введены в каждый блок выработки синхросигналов элемент НЕ, два элемента И и формирователь строба, выход которого соединен в каждом блоке выработки синхросигналов с вторым входом второго элемента И, третий вход элемента ИЛИ соединен с выходом третьего элемента И, первый вход которого соединен с выходом генератора тактовых импульсов и с синхровходом формировател  строба, второй вход третьего элемента И соединен с входом элемента НЕ, с входом управлени  режимом синхронизации каждого блока выработки синхросигналов и  вл етс  входом управу1ени  режимом синхронизации устройства, выход элемента НЕ в каждом блоке выработки синхросигналов соединен с третьим входом первого элемента И . и с входом режима синхронизации формировател  строба, вход управлени  стробом которого соединен в каждом блоке выработки синхросигналов с выходом четвертого элемента И, первый вход которого соединен с выходом узла управлени  в каждом блоке выработки синхросигналов, второй вход четвертого элемента И в каждом блоке выработки синхросигналов  вл етс  входом запуска устройства. Формирователь строба содержит два элемента НЕ и триггер, выход которого  вл етс  выходом формировател , вход режима синхронизации которого соединен с первым установочным входом триггера, с первым и с вторым входами сброса триггера, третий вход сброса которого соединен с вторым установочным входом триггера и с выходом первого элемента НЕ, вход которого соединен с синхровходом формировател , вход управлени  стробом которого соединен с входом второго элемента НЕ и с третьим установочным входом триггера, четвертый вход которого соединен с выходом второго элемента НЕ. На фиг. 1 приведена схема устройства дл  синхронизации вычислительной системы; на фиг. 2 - схема блока управлени ; на фиг. 3 схема формировател  строба; на фиг. временна  диаграмма работы устройства . Устройство содержит генератор 1 тактовых импульсов, распределители 2 и 3 тактовых импульсов, узлы « и 5 правлени , элементы И 6-13. формирователи 1 и 15 строба, элементы . ИЛИ 16 и 17, элементы НЕ 18 и 19, управл ющие входы 20, вход 21 запуска, вход 22 управлени  режимом синхронизации , блоки 23 выработки синхросигналов . Узлы и 5 управлени  содержат элементы И , элементы ИЛИ 28-30, элемент И 31, триггер 32, элемент НЕ 33 Формирователи 1 и 15 содержат элементы НЕ 3 и 35 и тригrefi 36. 7 Устройство обеспечивает синхрони зацию тактовых импульсов распредели телей импульсов, вход щих в состав вычислительной системы. Распределители импульсов могут работать в автономном режиме, при котором тактова  сетка соответствую щего распределител  импульсов независима от работы других распределителей системы и в то же врем  не управл ет работой других распредели телей, в режиме управлени , при котором блоком управлени  соответствующего распределител  импульсов (управл ющего) формируетс  и переда етс  на общую магистраль строб управлени , испольсуемый в режиме син хронизации, в режиме синхронизации, при котором тактова  сетка соответствующего распределител  (управл емого ) подстраиваетс  под тактовую сетку какого-либо другого распределител  (управл ющего) системы. Следует отметить, что если устройство в течение какого-либо интер вала времени обеспечивает синхронную работу нескольких распределителей импульсов, то только один из ни работает в режиме управлени , а остальные - в режиме синхронизации. Режим работы распределителей импульсов определ ютс  управл ющими сигналами, устанавливаемыми на шинах 21 и 22. Генератором 1 тактовых импульсов формируетс  тактовых импульсов , из которых распределител ми 2 и 3 импульсов формируютс  серии синхронизирующих импульсов ТИ1-ТИ8, управл ющие работой процессоров вычислительной системы. Устррйствс синхронизации работае во всех трех режимах следующим образом . Автономный режим устанавливаетс  разрешающим потенциалом на шине 22 и запрещающим потенциалом на шине 21, которыми закрываютс  элементы И 6-9. 12 и 13 и отключаютс  формирователи 1 и 15 строба. Тактовые импульсы с выхода генератора 1 чере элементы И 10 и 11 и ИЛИ 16 и 17 по ступают на вход распределителей 2 и 3 импульсов, на выходах которых формируютс  серии синхроимпульсов ТИ1-ТИ8. При этом одноименные синхроимпульсы в разных распределител  размещены во времени произвольно друг относительно друга. 8 В режиме управлени  в любом интервале времени может работать только один распределитель импульсов из числа вход щих в устройство дл  синхронизации вычислительной системы. Допустим, что в этом режиме работает распределитель 2 импульсов. Режим управлени  устанавливаетс  разрешающим потенциалами на шинах 21 и 22. При. этом разрешаетс  прохождение тактовых импульсов с выхода генератора 1 через элементы И 10 и ИЛИ 16 на вход распределител  2 импульсов. Группа выходных синхроимпульсов ТИ1ТИВ поступает на вход блока управлени , на выходе которого формируетс  строб управлени ,поступающий через элемент И 12, на входы всех формирователей И и 15 строба. Временна  характеристика строба управлени , котора  определ ет временное положение синхронизируемых распределителей импульсов, задаетс  блоком Ц управлени  в соответствии с управл ющими сигналами, подаваемыми по группе шин 20 на вход блока k управлени . Эти управл ющие сигналь), поступа  на входы элементов И разрешают прохождение соответствующих синхроимпульсов, которые через элементы ИЛИ 28-30 и элемент И 31 поступают на вход триггера 32 со счетным входом, на выходе которого формируетс  строб управлени . На элементе И 31 производитс  стробирование синхроимпульсов инвертированными на элементе НЕ 33 тактовыми импульсами ГИ. Этим стробированием достигаетс  совпадение фронтов строба управлени  с отрицательными фронтами импульсов ГИ, т.е. фронты строба задержаны относительно соответствующих фронтов синхроимпульсов на 1/2 периода импульсов ГИ или на 1/2 длительности синхроимпульса (фиг. . Условимс , что в режиме синхронизации работет распределитель 3 импульсов , при этом распределитель 2 импульсов работает в управл ющем режиме . Рассматриваемое устройство синхронизации в общем случае входит в состав территориально рассредоточен ных вычислительных систем, т.е. систем , в которых процессоры размещены на некотором рассто нии друг от друга и соединены между собой кабельной сетью. Таким образом, необходимо учитывать задержки на кабельных лини х передаваемых по ним тактовых импульсов и строба управлени . Особенн велико вли ние указанных задержек в вычислительных системах с рабочим циклом распределителей, например, в 1-2 МКС, т.е. с периодом тактовых импульсов генератора, равным 1252kO НС.. Режим синхронизации устанавливаетс  запрещающими потенциалами на шинах 21 и 22. При этом запрещаетс  прохождение тактовых импульсов через элемент И 11 и строба управлени  через элемент И 13- Одновременно разрешающим потенциалом с выхода элемента WE 19 разрешаетс  работа элемента И 7 и формировател  15 строба Предположим, сигналами на группах шин 20 задаютс  услови  синхронизации , при которых сетка импульсов рас пределителей 2 и 3 должна быть сдвинута во времени относительно синхроимпульсов распределител  3 на половину цикла, т.е. должны совпадать ТИ8 одного распределител  с ТИ другого . Допустим, что в момент включени  распреде/мтел  3 в режим синхронизации распределители 2 и 3 ра|ботали таким образом, что формируемые ими одноименные синхроимпульсы совпадали по времени, как это показано на временной диаграмме (фиг.). На временной диаграмме показана задержка строба управлени  тактовых импульсов V-f на входах элемента И 7 и формировател  15 строба несколько меньше периода тактовых им пульсов. В общем случае стр будет отличатьс  от управлени , формируемый узлом Ц управлени  через элемент И 12, поступает на вход формировател  15 строба, на вто рой вход которого поступают тактовые импульсы. Элементами НЕ З и 35 и триггером 36 обеспечиваетс  прив зка фронтов строба управлени  к отрицательному фронту ближайшего тактового импульса. Необходимость такой прив зки обусловливаетс  смещением фронтов строба управлени  относительно тактового импульса, св занным с различной задержкой тактовых импульсов и строба управлени  на входе формировател  15 строба. Через элемент И 9 и ИЛИ 17 тактовые импульсы проход т на вход распределител  3 импульсов при наличии на выходе формировател  15 положительного строба управлени , сфор1ii810 мированного от тактовой сетки распределител  2 импульсов, а через элементы И 7 и ИЛИ 17 на вход распределител  проход т тактовые импульсы при наличии на выходе блока 5 управлени  положительного строба управлени , сформированного от тактовой сетки распределител  3. импульсов. При работе двух распределителей с заданным временным сдвигом на выходах блока 5 управлени  и формировател  15 строба формируютс  синхронные и противофазные стробы. Таким образом, через элементы И 7 и 9 и . ИЛИ 17 на вход распределител  3 импульсов непрерывно поступают тактовые импульсы, поскольку всегда на одном из управл ющих входов элементов И 7 и 9 установлен положительный, уровень одного из стробов управлени , причем через каждый из элементов И 7 и 9 проход т по четыре тактовых импульса . Если при вклчении устройства или в результате сбо  в процессе psботы происходит нарушение заданной синхронизации, возникает ситуаци , когда на управл ющих входах элементов И 7 и 9 действует запрещающий уровень потенциала t5д, блокирующий поступление определенного количества тактовых импульсов (на фиг. трех заштрихованных) на вход распределител  3 импульсов. За счет этого увеличиваетс  длительность текущего синхроимпульса на выходе распределител  3 импульсов , т.е. производитс  смещение эременной сетки распределител  3 относительно распределител  2 импульсов на величину рассогласовани . С этого момента распределители работают синхронно и синфазно. Предлагаемое устройство отличаетс  от известных более высоким быстродействием . Известными устройствами обеспечиваетс  синхронна  работа всех распределителей импульсов с заданной дл  каждого управл емого распределител  синфазностью. При этом предполагаетс , что рабочий цикл всех команд одинаков, т.е. не учитываетс  тот факт, что некоторые команды имеют переменную длительность рабочего цикла (например, команды ввода-вывода ) . При выполнении управл ющей ЦВМ операции с увеличенным рабочим циклом распределители импульсов всех управл емых ЦВМ отслеживают этот цикл, что li приводит к необоснованному снижению быстродействи  выполнени  операций с обычным циклом. В предлагаемом устройстве синхронизируютс  распределители импульсов только тех ЦВМ, между которыми осуществл етс  межмашинный обмен. Работа распределителей импульсов других ЦВМ не вли е на их синхронизацию. Кроме того, предлагаемое устройство обладает более высокой надежностью по сравнению с известными. Низка  надежность которых обусловле на возможностью уменьшени  длитель ности отдельных синхроимпульсов на выходах РИ, а также по влен|1ем ложных тактовых импульсов. В предлагаемом устройстве этот недостаток уст ранен. Формула изобретени  1. Устройство дл  синхронизации вычислительной системы, содержащее генератор тактовых импульсов, п бло ков выработки синхросигналов (п число процессоров), причем каждый блок выработки синхросигналов содер жит распределитель, узел .управлени  два элемента И, элемент ИЛИ, причем выход генератора тактовых импульсов соединен в каждом блоке выработки синхросигналов с первым входом первого элемента И, с первым входом второго элемента И, с синхровходом узла управлени , управл ющие входы узлов управлени   вл ютс  группой управл ющих входов устройства, выходы распределителей в каждом блоке выработки синхросигналов соединены соответственно с тактовыми входами узла управлени  и  вл ютс  тактовыми выходами устройства, выход узла управлени  соединен в каждом блоке выработки синхросигналов с вторым входом первого элемента И, выход которого соединен в каждом блоке в работки синхросигналов с первым вхо дом элемента ИЛИ, второй вход которого соединен с выходом второго эле мента И,отличающеес  тем, что, с целью увеличени  быстро действи , в каждый блок выработки синхросигналов введены элемент НЕ, два элемента И и формирователь стро ба, выход которого соединен в каждом блоке выработки синхросигналов,с вторым входом второго элемента И, 4812 , третий вход элемента ИЛИ соединен с выходом третьего элемента И, первый вход которого соединен, с выходом генератора тактовых импульсов и с синхровходом формировател  строба, второй вход третьего элемента И соединен с входом элемента НЕ, с входом управлени  режимом синхронизации каждого блока выработки синхросигналов и  вл етс  входом управлени  режимом синхронизации устройства, выход элемента НЕ в каждом блоке выработки синхросигналов соединен с третьим входом первого элемента И и с входом режима синхронизации формчировател  строба, вход управлени  стробом которого соединен в каждом б.гюке выработки синхросигналов с выходом четвертого элемента И, первый вход которого соединен с выходом узла управлени  а каждом б.поке выработки синхросигналов, второй вход четвертого элемента И в каждом блоке выработки синхросигналов  вл етс  входом запуска устройства. 2. Устройство по п. 1, о т л и чающеес  тем, что формирователь строба содержит два элемента НЕ и триггер, выход которого  вл етс  выходом формировател , вход режима синхронизации которого соединен с первым установочным входом триггера, с первым и с вторым входами сброса триггера, третий вход сброса которого соединен с вторым установочным входом триггера и с выходом первого элемента НЕ, вход которого соединен с синхровходом формировател , вход управлени  стробом которого соединен с входом второго элемента НЕ и с третьим установочным входом триггера, четвертый вход которого соединен с выходом второго элемента НЕ. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 58829, кл. G Об F 15/16, опублик.
2. 2.Авторское свидетельство СССР (f 809132, кл. G 06 F 1/04, 1981 (прототип).
3. 3.Соучек Б. Мини-ЭВМ в системах обработки информации. М., Мир, 1976, с. 242,246.
4. 4. Бауман В., Куртц Ц., Науман Г. Стандартные интерфейсы дл  цифровых змерительных систем. М., Мир 1977, с. 42. г

   Фиг.1 f

   uwxp.