SU840908A1 - Многоканальное устройство приоритета - Google Patents
Многоканальное устройство приоритета Download PDFInfo
- Publication number
- SU840908A1 SU840908A1 SU792826390A SU2826390A SU840908A1 SU 840908 A1 SU840908 A1 SU 840908A1 SU 792826390 A SU792826390 A SU 792826390A SU 2826390 A SU2826390 A SU 2826390A SU 840908 A1 SU840908 A1 SU 840908A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- channel
- output
- zero
- last
- Prior art date
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
Изобретение относится к вычислительной технике и может быть использовано в системах обмена данными.
- Известно' многоканальное устройство приоритета, содержащее элемент И, а в каждом канале первый и второй триггеры и элемент ИЛИ· О]· г
Однако такое устройство не имеет схемы запрета состояний двух соседних каналов при одновременном доступ- 10 лении запросов.
Наиболее близким по технической сущности и достигаемому результату к изобретению является многоканальное устройство приоритета, содержащее ком-)5 мутатор, запускающий элемент ИЛИ, элемент И-НЕ, а в каждом канале триггер, элемент ИЛИ-HE, элемент ИЛИ, элемент и Г23 ·
Недостаток такого устройства - сложно ность из-за наличия многовходового элемента ИЛИ.
Цель изобретения - повышение надежности.
Поставленная цель достигается тем, что в многоканальное устройство приоритета, содержащее первый элемент И-НЕ, а в каждом канале триггер, причем запросные входы устройства соединены с нулевыми входами триггеров соответствующих каналов, введены два элемента НЕ, три элемента И-НЕ, а во всех каналах, кроме последнего, три элемента И-НЕ, два элемента НЕ, в последнем канале три элемента И-НЕ, элемент НЕ, причем первый вход первого элемента И-НЕ первого канала соединен с выходом первого элемента НЕ устройства и с первым входом второго элемента И-НЕ канала. Второй вход первого элемента И-НЕ каждого канала соединен с соответствующими запросными входами устройства, третий вход первого элемента И-НЕ кавдогд канала соединен. с выходом второго элемента И-НЕ канала, выход второго элемента И-НЕ последнего канала соединен с первым входом первого элемента И-НЕ уст3 ройства. Выход второго элемента И-JiE остальных каналов соединен со входом первого элемента НЕ канала, выход НЕ последнего канала, выход первого элемента НЕ остальных каналов соединен 5 с первым входом первого элемента И-НЕ следующего канала и .с первым входом третьего элемента И-НЕ следующего канала, выход первого элемента И-НЕ первого и остальных каналов, кроме ю последнего, соединен с единичным входом триггера канала,, с первым входом второго элемента И-НЕ канала, с четвертым входом первого элемента И-НЕ следующего канала и со вторым входом 15 третьего элемента И-НЕ следующего канала. Выход первого элемента И-НЕ последнего канала соединен с единичным входом триггера канала, с первым входом второго элемента И-НЕ канала и с 2С первым входом второго элемента И-НЕ. Единичные выходы триггеров каналов являются выходами устройства, первые выходы триггеров каналов соединены с соответствующим входом первого элемен-25 та И-НЕ устройства, нулевой выход триггера последнего канала соединен с третьим входом третьего элемента И-НЕ канала. Нулевой выход триггера остальных каналов соединен со' вторым зс входом третьего элемента И-НЕ канала. Выход третьего элемента И-НЕ последнего канала соединен с входом элемента НЕ канала. Выход элемента НЕ последнего канала соединен с первым вхо-3< дом третьего элемента И-НЕ устройства и со вторым входом второго элемента И-НЕ канала. Выход первого элемента И-НЕ устройства соединен с входом второго элемента НЕ устройства и со 4( вторым входом четвертого элемента И-НЕ устройства. Выход второго элемента НЕ устройства соединен со вторым входом третьего элемента И-НЕ устройства, выход которого соединен со вторым вхо- 4. дом второго элемента И-НЕ устройства. Выход четвертого элемента И-НЕ устройства соединен с третьим входом второго элемента И-НЕ устройства, выход которого соединен с входом перво- л го элемента НЕ устройства.
На чертеже приведена структурная схема устройства.
Устройство содержит триггер 1, элемент И-НЕ 2, элемент И-НЕ 3, эле- 5, мент НЕ 4, элемент И-НЕ 5, элемент Й 6, элемент НЕ 7, элементы И-НЕ 8, 9 и 10, элемент НЕ 11, опросные входы 12,. 13 и 14, элемент И~НЕ 15» триггер Гб, элемент И-НЕ 17, элемент НЕ 18, элемент И-НЕ 19, элемент НЕ 20, запросные входы 21, 22 и 23 устройства, информационные выходы 24, 25 и 26 устройства, каналы 27, 28 и 29.
Устройство работает следующим образом.
В исходном состоянии на входы 21, 22 и 23 поступают логические нули, которые устанавливают триггеры всех каналов в нуль. При этом логические единицы с нулевых выходов указанных триггеров поступают на вход элемента И-НЕ 6, с выхода которого нуль поступает на элемент НЕ 7 и элемент И-НЕ 8. Логическая единица с выхода элемента И-НЕ 8, дважды инвертируясь на элементах 10 и 11, поступает на вход 13 первого канала 27. Поскольку на входе 21 присутствует нуль, то единица опроса проходит через элементы И-НЕ 17 и НЕ 18 и поступает на элемент И-НЕ 19, на второй вход которого также приходит единица с выхода элемента И-НЕ 15. При этом нуль с выхода элемента И-НЕ' 19 запрещает работу элемента И-НЕ 15. Элемент НЕ 20 вырабатывает единицу, которая поступает на выход. 14. Логическая единица проходит через канал 28 аналогично, поскольку на вход 22 поступает нуль. Далее единица по входу 12 поступает в послед-, ний канал 29. Так как по входу 23 также приходит нуль, то единица запроса проходит через элементы 3 и 4, инвертируется на элементе И~НЕ 5 и запрещает опрос канала 29.
Кроме того, единица с выхода элемента НЕ 4 поступает на вход элемента И-НЕ 9, который вырабатывает нуль. Логический нуль поступает на элемент И-НЕ 10 и, дважды инвертируясь, поступает на выход 13. С приходом нуля на входы элемента 17, он устанавливается на выходе.элемента НЕ 18, нуль который инвертируется элементом И-НЕ 19. Логическая ёдиница разрешает работу элемента И-НЕ 15, а также инвертируется элементом НЕ 20. Логический нуль поступает на вход 14, при этом на управляющем канале 28 также вырабатывается нуль, одновременно канал подготавливается к работе.
Допустим, что на вход 13 поступила единица, а на вход 21 пришла тоже единица. При этом на выходе элемента И-НЕ 15 появится нуль, который не про5 840908
пускает единицу на выход 14, поскольку он появляется раньше на входе элемента 19, чем единица с выхода элемента '18. Одновременно срабатывает триггер 16 и на выходе 24 канала 27 появляется единица. При этом элемент И-НЕ 6 начинает вырабатывать единицу, которая вырабатывает нуль на входе 13. Логическая единица на выходе 24 присутствует до тех пор, пока не приходит на вход 21 вновь нуль.Цикл окончен. Вновь в шине опроса возникает генерация единиц и нулей, до тех пор пока в каком-либо канале на входе запроса не появится единица.
Применение изобретения позволяет уменьшить число сбоев.
Claims (2)
- Изобретение относитс к вычислительной технике и может быть использовано в системах обмена данными. Известно многоканальное устройств приоритета, содержащее элемент И, а в каждом канале первый и второй триг геры и элемент , Р Однако такое устройство не имеет схемы запрета состо ний двух соседних каналов при одновременном поступ лении запросов. Наиболее близким по технической сущности и достигаемому результату к изобретению вл етс многоканальное устройство приоритета, содержащее ком мутатор, запускающий элемент ИЛИ, элемент И-НЕ, а в каждом канале триггер , элемент ШЖ-НЕ, элемент ИЖ, эле мент И Г23Недостаток такого устройства - сло ность из-за наличи многовходового элемента ИЛИ. Цель изобретени - повьппение надежности . Поставленна цель достигаетс тем, что в многоканальное устройство приоритета , содержащее первый элемент И-НЕ, а в каждом канале триггер, причем запросные входы устройства соединены с нулевыми входами триггеров соответствующих каналов, введены два элемента НЕ, три элемента И-НЕ, а во всех каналах, кроме последнего, три элемента И-НЕ, два элемента НЕ, в последнем канале три элемента И-НЕ, элемент НЕ, причем первый вход первого элемента И-НЕ первого канала соединен с выходом первого элемента НЕ устройства и с первым входом второго элемента И-НЕ канала. Второй вход первого элемента И-НЕ каждого канала со единен с соответствующими запросными входами устройс-тва, третий вход первого элемента И-НЕ казкдого канала соединен , с выходом второго элемента И-НЕ канала, выход второго элемента И-НЕ последнего канала соединен с первым входом первого элемента И-НЕ уст .3 ройства. Выход второго элемента H-Iffi осталысых каналов соединен со входом первого элемента НЕ канала, выход НЕ последнего канала, выход первого элемента НЕ остальных каналов соединен с первым входом первого элемента И-НЕ следующего канала и,с первым входом третьего элемента И-НЕ следующего канала , выход первого элемента И-НЕ первого и остальных каналов, кроме последнего, соединен с единичным входом триггера канала,, с первым входом второго элемента И-НЕ канала, с четвертым входом первого элемента И-НЕ следующего канала и со вторым входом третьего элемента И-НЕ следующего канала . Выход первого элемента И-НЕ последнего канала соединен с единичны входом триггера канала, с первым входом второго элемента И-НЕ канала и с первым входом второго элемента И-НЕ. Единичные выходы триггеров каналов в л ютс выходами устройства, первые выходы триггеров каналов соединены с соответствующим входом первого элемен та И-НЕ устройства, нулевой выход триггера последнего канала соединен с третьим входом третьего элемента И-НЕ канала. Нулевой выход триггера остальных каналов соединен со вторым входом третьего элемента И-НЕ канала Выход третьего элемента И-НЕ последнего канала соединен с входом элемен та НЕ канала. Выход элемента НЕ последнего канала соединен с первым вх дом третьего элемента И-НЕ устройства и со вторым входом второго элемен та И-НЕ канала. Выход первого элемен та И-НЕ устройства соединен с входом второго элемента НЕ устройства и со вторым входом четвертого элемента Иустройства . Выход второго элемента Н устройства соединен со вторым входом третьего элемента И-НЕ устройства, в ход которого соединен со вторым входом второго элемента И-НЕ устройства Выход четвертого элемента И-НЕ устройства соединен с третьим входом второго элемента И-НЕ устройства, вы ход которого соединен с входом перво го элемента НЕ устройства. На чертеже приведена структурна схема устройства. Устройство содержит триггер 1, эл емеит И-НЕ 2, элемент И-НЕ 3, элемент НЕ А, элемент И-НЕ 5, элемент И 6, элемент НЕ 7, элементы И-НЕ 8, 9 и 10, элемент НЕ П, опрос ные входы 12,. 13 и 14, элемент И-НЕ 8 триггер 16, элемент И-НЕ 17, элемент НЕ 18, элемент И-НЕ 19, элемент НЕ 20, запросные входы 2, 22 и 23 устройства, информационные выходы 24, 25 и 26 устройства, канады 27, 28 и 29. Устройство работает следующим образом . Б исходном состо нии на входы 21, 22 и 23 поступают логические нули, которые устанавливают триггеры всех каналов в нуль. При этом логические единицы с нулевых выходов указанных триггеров поступают на вход элемента И-НЕ 6, с выхода которого нуль поступает на элемент НЕ 7 и элемент И-НЕ 8. Логическа единица с выхода элемента И-НЕ 8, дважды инвертиру сь на элементах 10 и II, поступает на вход 13 первого канала 27. Поскольку на входе 21 присутствует нуль, то единица опроса проходит через элементы И-НЕ 17 и НЕ 18 и поступает на элемент И-НЕ 19, на второй вход которого также приходит единица с выхода элемента И-НЕ 15. При этом нуль с выхода элемента И-НЕ 19 запрещает работу элемента И-НЕ 15. Элемент НЕ 20 вы рабатывает единицу, котора поступает на выход. 14. Логическа единица проходит через канал 28 аналогично, поскольку на вход 22 поступает нуль. Далее единица по входу 12 поступает в последний канал 29. Так как по входу 23 также приходит нуль, то единица запроса проходит через элементы 3 и 4, инвертируетс на элементе И-НЕ 5 и запрещает опрос канала 29. Кроме того, единица с выхода элемента НЕ 4 поступает на вход элемента И-НЕ 9, который вырабатывает нуль. Логический нуль поступает на элемент И-НЕ 10 и, дважды инвертиру сь, поступает на выход 13. С приходом нул на входы элемента 17, он устанавливаетс на выходе.элемента НЕ 18, нуль который инвертируетс элементом И-НЕ 19. Логическа единица разрешает работу элемента И-НЕ 15, а также инвертируетс элементом НЕ 20. Логический нуль поступает на вход 14, при этом на управл ющем канале 28 также вырабатываетс нуль, одновременно канал подготавливаетс к работе. Допустим, что на вход 13 поступила единица, а на вход 21 пришла тоже единица . При этом на выходе элемента И-НЕ 15 по витс нуль, который не пропускает единицу на выход 14, посколь он по вл етс раньше на входе элемента 19, чем единица с выхода элемента 8. Одновременно срабатывает триггер 16 и на выходе 24 канала 27 по вл етс единица. При этом элемент И-НЕ 6 начинает вырабатывать ед ницу, котора вырабатывает нуль на входе 13. Логическа единица на выхо де 24 присутствует до т.ех пор, пока не приходит на вход 21 вновь нуль.Ци окончен. Вновь в шине опроса возникает генераци единиц и нулей, до тех пор пока в каком-либо канале на входе запроса не по витс единица. Применение изобретени позвол ет уменьшить число сбоев. Формула изобретени Многоканальное устройство приорит та, содержащее первый элемент И-НЕ, а в каждом канале триггер, причем за просные входы устройства соединены с нулевыми входами триггеров соответствующих каналов, отличающеес тем, что, с целью повьш1е и надежности, устройство содержит два элемента НЕ, три элемента И-НЕ, а во всех каналах кроме последнего, три элемента И-НЕ, два элемента НЕ, в последнем канале три элемента И-НЕ элемент НЕ, причем первый вход первого элемента И-НЕ первого канала со единен с выходом первого элемента НЕ устройства и с первым входом второго элемента И-НЕ канала, второй вход первого элемента И-НЕ каждого канала соединен с соответствующими запросными входами устройства, третий вход первого элемента И-НЕ каждого канала соединен с выходом второго элемента И-НЕ канала, выход второго элемента И-НЕ последнего канала соединен с первым входом первого элемента И-НЕ устройства, выход второго элемента И-НЕ остальных каналов соединен со входом первого элемента НЕ канала, выход элемента НЕ последнего канала и выход первого элемента НЕ остальных каналов соединен с первым входом первого элемента И-НЕ последующего канала и с первым входом третьего элемента И-НЕ следук цего канала, выход первого элемента И-НЕ первого и остальных каналов, кроме последнего соединен с единичным входом триггера канала, с первым входом второго элемента И-НЕ канала, с четвертым входом первого элемента И-НЕ последующего канала и со. вторым входом третьего элемента И-НЕ следующего канала , выход первого элемента И-НЕ последнего канала соединен с единичным входом триггера канала, с первым входом в-торого элемента И-НЕ канала и с первым входом второго элемента И-НЕ устройства, единичные выходы триггеров каналов вл ютс выходами устройства, вторые выходы триггеров каналов соединены с соответствующим входом первого элемента И-НЕ устрой- ства, нулевой выход триггера последнего канала соединен с третьим входом третьего элемента И-НЕ канала, нулевой выход триггера остальных каналов соединен со вторым входом третьего элемента И-НЕ канала, выход третьего элемента И-НЕ последнего канала соединен с входом элемента НЕ канала, выход элемента НЕ последнего канала соединен с первым входом третьего элемента И-НЕ устройства и со вторым входом второго элемента Й-НЕ канала, выход первого элемента И-НЕ устройства соединен с входом второго элемента НЕ устройства и со вторым входом четвертого элемента И-НЕ устройства, выход второго элемента НЕ устройства соединен со вторым входом третьего элемента И-НЕ устройства, выход которого соединен со вторым входом второго элемента И-НЕ устройства, выход четвертого элемента И-НЕ устройства соединен с третьим входом второго элемента И-НЕ устройства, выход которого соединен с входом первого элемента НЕ устройства. Источники информации, прин тые во внимание .при экспертизе Г. Авторское свидетельство СССР №596948, кл. С, 06 F 9/18, 1977.
- 2. Авторское свидетельство СССР № 631920, кл. G, 06 Р 9/18, 1978 (прототип ) .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792826390A SU840908A1 (ru) | 1979-09-20 | 1979-09-20 | Многоканальное устройство приоритета |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792826390A SU840908A1 (ru) | 1979-09-20 | 1979-09-20 | Многоканальное устройство приоритета |
Publications (1)
Publication Number | Publication Date |
---|---|
SU840908A1 true SU840908A1 (ru) | 1981-06-23 |
Family
ID=20853534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792826390A SU840908A1 (ru) | 1979-09-20 | 1979-09-20 | Многоканальное устройство приоритета |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU840908A1 (ru) |
-
1979
- 1979-09-20 SU SU792826390A patent/SU840908A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU840908A1 (ru) | Многоканальное устройство приоритета | |
US4894769A (en) | Increased bandwith for multi-processor access of a common resource | |
SU792254A1 (ru) | Устройство дл прерывани программ | |
SU805310A1 (ru) | Многоканальное устройство приоритета | |
SU746519A1 (ru) | Многоканальное приоритетное устройство | |
SU696461A1 (ru) | Многоканальное устройство приоритета | |
SU1166111A1 (ru) | Устройство дл подключени источников информации с измен емыми приоритетами к магистрали | |
SU864288A1 (ru) | Устройство дл обслуживани запросов | |
SU798780A1 (ru) | Устройство дл сопр жени источ-НиКОВ иНфОРМАции C ОбщЕй МАгиСТРАлью | |
SU999056A1 (ru) | Устройство дл приоритетного подключени источников информации | |
SU802964A1 (ru) | Устройство приоритета | |
SU826355A1 (ru) | Многоканальное устройство приоритета | |
SU940151A1 (ru) | Устройство обмена информацией | |
SU1280631A1 (ru) | Устройство дл подключени источников информации к общей магистрали | |
SU966698A1 (ru) | Многоканальное устройство приоритета | |
SU792253A2 (ru) | Устройство дл последовательного опроса источников информации | |
SU1128254A1 (ru) | Устройство приоритета | |
SU962946A1 (ru) | Многоканальное устройство приоритета | |
SU708340A1 (ru) | Устройство дл приоритетного ввода | |
RU2006928C1 (ru) | Система коммутации вычислительных устройств | |
SU1285459A1 (ru) | Устройство дл распределени оперативной пам ти | |
SU877618A1 (ru) | Регистр сдвига | |
SU1458873A2 (ru) | Многоканальное устройство дл приоритетного подключени абонентов к общей магистрали | |
SU962903A1 (ru) | Устройство дл опроса источников дискретных сообщений | |
RU1798783C (ru) | Устройство дл распределени заданий процессорам |