Изобретение относитс к вычислитель|НЬй технике, может быть использовано в вычислительнь1 с системак, содержащих р д блоков, подключеннык к устройству общего пользовани , например, к общей информационно-адресной магистрали. Известно многоканальное устройство дл подключени источников информации к общей магистрали 1 1 В этом устройстве сигнал опроса вырабатываетс в одном иэ блоков и проходит последовательно по кольцу все блоки, участвующие в работе. Достигнув блока, в котором он выработалс , сигнал кольцевого опроса при наличии за вок на общей шине регенерируетс , а при отсутствии за вок исчезает. Недостатком устройства вл ет с его повышенна сложность, св занна с обеспечением высокого быстродействи и равноприоритетной дисциплины обслужи- вани . Из известных устройств наиболее близким по технической сущности к пред-лагаемому вл етс многоканальное приоритетное устройство 2. Оно содержит в каждом канале триггер запроса, выход Которого соединен с первым входом элемента подтверждени запроса и, через элемент передачи разрешени , - с входом следующего канала. Триггер запроса выполнен на двух элементах И-НЕ, соединенных по схеме RS- rparrepa, управл емого сигналами логических нулей, элемент передачи разрешени выполнен на инверторе, элемент подтверждени запроса - на двухвходовом логическом элементе И. У этого устройства низка помехозащищенность и ограниченные функциональные возможности. Первый недостаток состоит в следующем . В всходное состо ние, когда отсутствуют сигналы запросов и сигнал разрешени во всех последовательно соединенных блоках, в каждом из них RS - триггер на элементах И-НЕ уста нов- лен в запрещенное состо ние при котором на входы установки и сброса одновременно подаютс сигналы логических нулей, и на обоих плечах триггера за счет этого поддерживаютс логические единицы. При работе устройства в реальной системе не исключена возможность одновременного поступлеНи на некоторый блок сигналов запроса и разрешени . В этом случае RS -триггер на запрещенного состо ни переходит непосредственно к состо нию запоминани (входы установки и сброса бдноёремёнйо перёхбдйт из нулевого в единичное состо ние), мину стадию установки или сброса. Процесс перехода неуправл ем и М(5к:етпротекать, в такой последовательности: спуст вре- м задёржки элемецтов И-НЕ на их выхо дах формируютс логические нули, которые по цеп м обратной св зи передаютс на входы элементов И-НЕ,й7 в бйучае, если из двух элементов И-НЕ элемент, управл емый запросом, оказалс более . быстрым, триггер переходит в устойг чивое состо ние, при коТорОм на его пл.ече, Соединённом со входом ийвертора, хранитс единица; Таким образом, , п:6ступйвший одноврёменнсГс разрВ шением, в конечном счете воспринимаетс и передаетс на выход подтверждени запроса в виде полоЖите; ьно{ о потенцка . ла. Однако одновременно с этим отрицательный импульс, формируемый на тригг8 ре, проходит через инвертор и и виде сиг нала разрешени поступает в Следующие блок(, что Может привести к бдноврёмен HOMjr выходу на магистр Ё двух активны устройств и, следовательно, к сбою сис темы, -.:- . -.-Гч :-;-.--..--: Отмеченный выше недостаток, св занный с ограниченными функциональнымивозможност ми известного устройства обусловлен двум факторами. Во-первых, при отсутствии сигнала разрешени триг гер запроса тер ет запрос, если он имеет импульсный характер. Во-вторых, .за счет одновременного стробировани последовательно соединенных элементов . И-НЕ и И сигналом разрешени при от сутствии запроса на выводе элемента И формируютс ложные кратковремеш ые импульсы, которые необхЬдимо компенсировать введением дополнительных элемен тов, например, интегрирующих RS -звеньев , подключаемых к выходам элементов И Цель изобретени - повышение помехо устойчивости и расширение функционалн ных возможностей устройства. Поставленна цель достигаетс тем, что в устройство введены элемент 74 9.4 первый и второй элементы НЕ, триггер Компенсации, причем первый вход элемента И-НЕ вл етс четвертым входом каждого канала устройства, второй вход элемента И-НЕ, вход первого элемента НЕ. и первый вход триггера компенсации соединены со вторым входом элемента И, выход элемента И-НЕ соединен со вторым входом триггера запроса, выход первого элемента НЕ подключен ко вхо-ду второго элемента НЕ, выход которого соединен со вторым входом триггера компенсации, выход которог о подключен к третьему входу элемента И и третьему входу триггера подтверждени запроса . На, чертеже показана логическа схема предлагаемого многоканального прйори тетного устройства. Устройство содержит р д по ледова . тельно включенных каналов 1, каждый из которых включает в себ триггер за проса 2, выход которого соединен с пер вым входом триггера подтверждени за проса 3 и через элемент И 4 - с треть им входом 5 следующего канала, эле- , мент Й-НЁ 6 и лшш задержки 7, выполйеннукз 6 виде последовательно соединенных первого элемента НЕ 8, второго эле мента НЕ 9 4i триггера компенсации 10, выход KOTopot O соединен с третьим Бхо дом триггера подтверждени запроса 3 и с третьим входом элемента И 4. Второй вход элемента И 4 соединен со входом первого элемента НЕ 8, со входом элемента б, с установочным входом триггера Ю и со входом 5 соответствующего канала, выход элемента 6 соединён сОвходом триггера 2. Вход 11 каждого канала вл етс входом приема запроса , выход 12 каждого канала вл етс выходом подтверждени запроса, входы 13 и 14 каждого канала служат дл установки в исходное состо ние соответственно триггера 2 и триггера 3. Устройство может быть выполнено на различных типах логических элементов . Дл определенности в дальнейшем предполагаетс , что элемент 6 прёдстав«л ет собой двухвходовый логический элемент типа ИЛИ-НЕ, элемент 4 - элемент типа И, элементы 2, 3 и 10-D- триг- . геры. Кроме того, предполагаетс , что пары элементов: 2 и 10, а также 6 и 8 выполнены на одних и тех же кристаллах интегральных схем. Это условие не об аательно, однако оно автоматически (Обеспечивает гарантированные вр9мен1гь1е 57 . соогношени между информационными и .управл ющими сигналами, а именно, превышение времени задержки распространени вкодногр сигнала разрешени по цепи над временем задержки по цепи . Ниже рассмотрен принцип действи многоканального приоритетного устройства . Устройство приводитс в исходное сос . тонкие воздействием импульсных сигна .лов на входы устаповки 13 и 14, после чего на выходах триггеров 2 и 3 устана навливаютс логические единицы, Сигна;™ лы разрешени в исходном состо нии отсутствуют , т. е. на входы 5 каждого блока поданы логические нули. Триггер 10под действием нулевого сигнала на установочном входе, св закном со входом 5, переведен в нулевое состо ние. Сигнал запроса, поступающий на вход 11в виде логического нул , при отсутст вий сигнала разрешени проходит через элемент 6 подаетс на синхронизирующий вход D -триггера 2, перевод его в нулевое состо ние, так как Ъ вход этого триггера подключен к шине логичес кого .нул (например, при положнтель ной логике | щине земл ), Снгнап разрешени , поступающий на вход 5 в виде логической единицы, через элементы НЕ. 8 и 9 поступает на синхронизирующий вход 15-триггера 10, перевод его в единичное состо ние, так как , Т) -вход этого триггера подключен к шине логической 8 диницы. Далее, в зависимости от состо ни триггера запро сов 2, или срабатывает элемент И 4, пе редава сигнал разрешени на вход 5 . следующего блока, или под воздействием фронта сигнала с выхода триггера 10 на синхронизирующий вход Т) - триггера 14 последний формирует на выходе 12 сигнал подтверждени запроса в виде логического нул , так как на В -«ход это- го триггера подан логический нуль с . триггера 2. Запрос, поступающий на вход 11 при наличии сигнала рйзрешеии на входе 5, блокируетс элементом 6 на вре м трансл ции сигнала разрешени через данный блок; по окончании трансл ции запрос запоминаетс на триггере