SU881682A1 - Дублированное устройство - Google Patents

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  обнаруже ни  отказов типа посто нный нуль и посто нна  единица дублируемых систем дискретного действи  с одновременным сохранением исправной выходной информации. Известно дублированное устройство содержащее два идентичных логических блока, входы которых подключены к входным шинам, две схемы сравнени  и схему ИЛИ (ll. Однако это устройство неспособно обнаружить и отключить от выхода устройства отказавшую дублируемую систему. Наиболее близким техническим реш нием к изобретению  вл етс  дублированное устройство, содержащее два дублируемых блока, выходы которых подключены ко входам схемы сравнени  и к первым входам схемы совпаде ни  соответственно, а выходы послед них соединены со входами схем ИЛИ 12 Недостатком известного устройств  вл етс  то, что оно не позвол ет обнаружить отказавший блок и под ключить к выходу устройства выход исправного дублируемого блока и, те самым, ошибочна  информаци  попадает в последующие устройства. Цель изобретени  -. повышение надежности устройства. Эта цель достигаетс  тем, что в дублированноеустройство, содержащее злемент ИЛИ, два дублируемых блока, подключенных выходами к первым входам первого блока сравнени  и к первым входам соответствующих вторых блоков сравнени , введенычетыре элемента И, три блока задержки, два триггера и два блока пам ти, соединённых входами с выходами соответствующих дублируемых блоков, а выходами - со вторыми входами соответствующих вторых блоков сравнени , подключенных выходами к первым входам соответственно первого и второго элементов И, соединенных вторыми входами с ВЫХОДОМ первого блока сравнени  и со входом первого элемента задержки , подсоединенного выходом чрт рез первый триггер к третьим входам первого и второго элементов И, подключенных выходами через соответственно второй и третий элемент задержки ко входам второго триггера,выхсды которого подсоединены к первым входам третьего ичетвертого элеменTOE И, соединенных вторыми входами о выходами соответствующих блоков пам ти , а выходами - со входами элемента ИЛИ.

На фиг. 1 представлена блок-схема устройства} на фиг. 2 временные диаграммы работы устройства.

Устройство содержит два дублируемых блока 1 и 2, первый блок сравнени  3, два блока пам ти 4 и 5, вторые блоки 6 и 7 сравнени , первый и второй, элементы И 8 и 9, три блока задержки 10-12, два триггера 13 и 14, третий и четвертый элементы И 15 и 16, элемент ИЛИ 17.

Устройство работает следующим обра э ом.

В исходном положении, первый триггер 13 находитс  в нулевом состо нии , а второй триггер 14 может находитьс  в любом состо нии. При исправных дублируемых блоках 1 .и 2 сигнал на выходе первого блока сравнени  3 отсутствует, и триггера 13 и 14 не мен ют своих исходных состо ний . Сигналы с выходов дублируемых блоков 1 и 2 поступают на блоки пам ти 4 и 5 (фиг.2 а,б) и, задержанные на один разр д, либочерез третий элемент И 15, либо через четвертый элемент И 16 поступают на один из входов элемента ИЛИ 17 и далее на выход устройства. Пусть в исходном положении второй триггер 14 находитс  в нулевом состо нии. Тогда на выход устройства сигналы поступают от дублируемого бЛока 2 через второй блок пам ти 5 и четвертый элемент И 16 (фиг.2к).

При отказе типа посто нна  единица одного из дублируемых блоков, например блока 2, по вл етс  сигнал на выходе первого блока сравнени  3 (фиг. 2 в), затем через второй элемент И 9 (фиг. 2 е)и третий блок задержки 12 поступает на единичный вход второго триггера 14 и переводит его в единичное состо ние (фиг. 2 з). Таким образом, сигналы на вход устройства будут поступать от исправного дублируемого блока 1 через первый блок пам ти 4 и третий элемент И 15 (фиг.2 и). Сигнал с выхода первого блока сравнени  3 не может пройти через первый элемент И 8, так как в этот момент отсутствует сигнал на выходе второго блока сравнени  6 (фиг.2 г момент t), который сравнивает очередной выходной сигнал дублируемого блока 1 с предьщущим выходным сигналом того же блока и таким образом провер ет изменение сигнала на выходе дублируемого блока 1 На выходе блока сравнени  7 выходной сигнал по вл етс  (фиг.2 д момент tjf) , и сигнал с выхода первого блока сравнени  3 через второй элемент И 9 и третий блок задержки 12 поступает на единичный вход второго

триггера 14. Сигнал с выхода первог блока сравнени  3 через первый блок задевжки 10 поступает также на единный вход первого триггера 13, перевдит его в единичное состо ние и закрывает первый и второй элементы И 8 и 9 дл  последующих сигналов с выхода первого блока сравнени  3. Информационные сигналы на входы третьего и четвертого элементов и 15 и 16 подаютс  с выходов блоков пам ти 4 и 5, а не пр мо с выходов дублируемых блоков 1 и 2, чтобы ни один ошибочный сигнал не по вилс  на выходе устройства. Поэтому сигналы на выходе устройства  вл ютс  сдвинутьоми на один разр д по сравнению с сигналами на выходах дублируемых блоков 1 и 2 (фиг.2 л).

Аналогичным образом устройство работает и при отказе типа посто нна  единица дублируемого блока 1 В этом случае сигнал с выхода первого блока сравнени  3 проходит через первый элемент И 8, подтверждает нулевое состо ние второго триггера 14, а выходные сигналы с выхода исправного дублируемого блока 2 через второй блок пам ти 5, четвертый элемент И 16 и элемент ИЛИ 17 поступают на выход устройства.

Аналогичным образом устройство работает и при отказе типа посто нный нуль дублируемых блоков.

Таким образом, отказ типа посто нна  единица или посто нный нуль дублируемого блока характеризуетс  несовпадением его выходного сигнала с выходным сигналом другого дублируемого блока и одновременным совпадением с предыдущим собственным выходным сигналом. Отказы вышеуказанного типа частот встречаютс  в устройствах дискретного действи , а предложенное устройство позвол ет исключить ошибочные сигналы на выходе устройства, по вл ющиес  по причине возникновени  таких отказов.

Claims (2)

1.Авторское свидетельство СССР 424120, кл. G 05 В 23/02, 1972.

2.Авторское свидетельство СССР 283688, кл. G 06 F 11/00, 1968 (прототип).