SU984090A1 - Дублированный счетчик импульсов - Google Patents

Дублированный счетчик импульсов Download PDF

Info

Publication number
SU984090A1
SU984090A1 SU813323474A SU3323474A SU984090A1 SU 984090 A1 SU984090 A1 SU 984090A1 SU 813323474 A SU813323474 A SU 813323474A SU 3323474 A SU3323474 A SU 3323474A SU 984090 A1 SU984090 A1 SU 984090A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
elements
output
triggers
outputs
Prior art date
Application number
SU813323474A
Other languages
English (en)
Inventor
Казис-Пранас Людович Серапинас
Original Assignee
Институт Математики И Кибернетики Ан Литсср
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Математики И Кибернетики Ан Литсср filed Critical Институт Математики И Кибернетики Ан Литсср
Priority to SU813323474A priority Critical patent/SU984090A1/ru
Application granted granted Critical
Publication of SU984090A1 publication Critical patent/SU984090A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть применено в устройствах делени  частоты и счета времени.
Известен счетчик, содержащий в каждом разр де резервированные счетные триггеры и два элемента защиты .от Сбоев, а также расширитель импульсов l .
Недостатком данного счетчика  вл етс  низка  надежность при устойчивых отказах триггеров.
Известен дублированный счетчик импульсов, содержащий входную шину, шину сброса и п разр дов, каждый из которых содержит два триггера и блок обратной св зи дл  синхронизации работы резервных каналов ,
Недостатком известного счетчика  вл етс  его низка  надежность при устойчивых отказах триггеров, так как устойчивые отказы двух любых триггеров , наход щихс  в разных каналах, привод т к отказу целого резервированного счетчика.
Цель изобретени  - повышение надежности счетчика в отисшении устойчивых отказов триггеров. : Эта цель достигаетс  тем, чго в дублированном счетчике импульсов.
содержащем входную шину, шину сброса и п разр дов, каждый из которых содержит два триггера, в каждый разр д введены четыре элемента ИЛИ, два дифференцирукшщх элемента и элемент НЕ, в каждом разр де инверсные выходы первого и второго триггеров соединены с первыми входами соответственно первого и второго элементов ИЛИ, вто10 рые входы которых соединены соответственно с пр №ами выходами и первого триггеров, выходы первого и второго элементов ИЛИ соединены с входами соответственно первого и
5 второго дифференцирующих элементов, выход последнего из которых соединен с первыми входами третьего и четвертого элементов ИЛИ, выход первого дифференцирующего элемента соединен
через элемент НЕ с вторыми входами третьего и четвертого элементов ИЛИ, в каждом разр де, кроме первого, тактовые входы первого и второго триггеров соединены соответственно с mjxo25 пам  третьего и четвертого элементов ИЛИ предыдущего разр да, тактовые входы первого и второго триггеров первого разр да соединены с входной шиной , шина сброса соединена с входгилн
30 установки в ноль триггеров разр дов. На фиг. 1 представлена блок-схема двухраэр дного устройства; на фиг,2 временна .диаграмма работы устройств Устройство состоит из разр дов 1 и 2, каждый из которых содержит триггеры 3 и 4, элементы 5 и б ИЛИ, дифференцирующие элементы 7 и 8, эле мент 9 НЕ и элементы 10 и 11 ИЛИ, входной шины 12, шины 13 сброса. На фиг. 2 обозначены диаграммы14 20 сигналов соответственно на входной .шине 12, на пр №лх выходах триггеров 3 и 4, на инверсных выходах триггеро 3 и 4, на выходе дифференцирующего элемента 8, на выходе дифференцирующего элемента 7, на выводе элемента 9 НЕ и диаграммы 21-26 сигналов соот ветственно на пр мом выходе триггера 4, на инверсном выходе триггера 4, на выходе элемента б ИЛИ, на выходе элемента 5 ИЛИ, на выходе элемента 7 и на выходе элемента 9 НЕ. В каждом из разр дов 1 и 2 инверсные выходы триггеров 3 и 4 соединены со входами элемента 5 ИЛИ, пр мые выходы триггеро1в 3 и 4 соединены со входами элемента б ИЛИ, выходы элементов 5 и б ИЛИ соединены соответственно со входами дифференцирующих элементов 7 и 8, выход первого из которых соединен со входом элемен та 9 НЕ, выход которого соединен с первыми входами элементов 10 и 11 ИЛ вторые входы которых соединены с выходом дифференцирующего элемента 8, тактовые входы триггеров 3 и 4 разр да соединены соответственно с выхо дами элементов 10 и 11 ИЛИ разр да 1 тактовые входы триггеров 3 и 4 которого соединены со входной шиной 12, шина 13 сброса соединена со входами установки нул  триггеров 3 и 4 разр  дов 1 и 2. I-. Счетчик работает следующим образо Перед началом работы счетчика, триггеры 3 и 4 разр дов 1 и 2 устанавливаготс  в нулевое состо ние сигналом по шине 13. Входные импульсы (фиг. 2, диаграммы 14) поступают на тактовые входы триггеров 3 и 4 /lepвого разр да счетчика. Если триггеры 3и 4 исправны, то потенциалы единич него (фиг. 2, диаграмма-15) и нулево го (фиг. 2, диаграмма 16) выходов мен ютс  с приходом каждого входного импульса. Так как оба триггера 3 и 4идентичны, то на выходе элемента 15 ИЛИ сигнал аналогичен сигналу нулевого выхода триггеров 3 и 4 (фиг. 2, диаграмма 16), а на выходе элемента 6 ИЛИ - аналогичен сигналу единичного выхода - триггеров 3 и 4 (фиг. 2, диаграмма 15). Продифферен цированный выходной сигнал элемента б ИЛИ с выхода дифференцирующего эле мента 8 (фиг. 2, диаграмма 17) посту пает на входы элементов 10 и 11 ИЛИ. Продифференцированный выходной сигнал элемента 5 ИЛИ с выхода дифференцирующего элемента 7 (фиг. 2, диаграмма 18) после инвертировани  элементом 9.НЕ (фиг. 2, диаграмма 19) поступает на входы элементов 10 и, 11 ИЛИ. Так как триггеры 3 и 4 реагируют только на импульсы отрицательной пол рности, то на выходах элементов 10 и 11 ИЛИ присутствуют последовательности импульсов (фиг. 2, диаграмма 20), частота которых в два раза меньше частоты импульсов, поступающих на тактовые входы триггеров 3 и.4 того же разр да. Пусть в одном из триггеров 3 и 4, например триггера 4, происходит устой чивый отказ. Известно, что большинство отказов триггеров привод т к тому, что триггер посто нно находитс  или в нулевом, или в единичном состо нии и с приходом входных импульсов не мен ет своего состо ни . Пусть отказавший . триггер 4 посто нно находитс  в единичном состо нии о В этом случае на его единичном выходе все врем  высокий потенциал (фиг„ 2,диаграмма 21), а в нулевом - низкий (фиг.2, диаграмма 22) о На выходе элемента б ИЛИ посто нный высокий потенциал (фиг.2, диаграмма 23), на выходе дифференцирующего элемента 8 импульсы отсутствуют . На выходе элемента 5 ИЛИ присутствует выходной сигнал нулевого выхода триггера 3 (фиг. 2, диаграмма 24), так как на второй вход элемента 5 ИЛИ поступает посто нно низкий потенциал от нулевого выхода триггера 4 о После дифференцировани - (фиг. 2, диаграмма 25) и инвертировани  элементом 9 НЕ на первые входы элементов 10 и 11 поступает последовательность импульсов отрицательной пол рности (фиг.2, диаграмма 26), частота кото-рык в два раза меньше частоты входных сигналов, поступгиощих на тактовые входы триггеров 3 и 4 (положительные импульсы не оказывают никакого вли ни  на работу триггеров 3 и 4 последующего разр да)„ Аналогичным образом счетчик работает и в том случае, когда отказавший триггер 4 посто нно . находитс  в нулевом состо нии.Только в этом случае высокий потенциал посто нно находитс  на выходе элемента 5 ИЛИ и импульсы отсутствуют на выходе дифференцирующего элемента 7, а на выходе элемента 6 ИЛИ присутствует выходной сигнал единичного выхода триггера 3, который после дифференцировани  элементом 8 поступает на вторые входы элементов 10 и 11 ИЛИ (фиг.2, диаграмма 17), Аналогичным образом счетчик работает и при отказе триггера 3, когда триггер 4  вл етс  исправным. Аналогично работают и последующие разр ды счетчика.
Предлагаемой дублированный счетчик импульсов, по сравнению с известным , работает с значительно большей веро тностью безотказной работы, так как только одновременный отказ обеих триггеров одного разр да приводит к отказу дублируемого счетчика, в то врем  как отказ известного счетчика поступает при отказе двух любых триггеров , наход щихс  в разных каналах, хот  и не в одном разр де, Веро т-. ность же последнего отказа значительно выше, чем отказ обеих триггеров одного разр да. .Поэтому предлагаемой дублированный счетчик импульсов  вл етс  более надежным.

Claims (2)

  1. Формула изобретени 
    Дублированный счетчик импульсов, содержащий входную шину, шину сброса и п разр дов, каждый из которых содержит два триггера отличающийс  тем, что, с целью повышени  функциональной надежности, в каждый разр д введены четыре элемента ИЛИ, два дифференцирующих элемента и элемент НЕ, в каждом разр де инверсные выходы первого и второго триггеров соединены с первыми входами соответственно первого и второго элементов ИЛИ, вторые входа которых соединены соответственно с пр мл и выходами второго и первого триггеров, выходы первого и второго элементов
    ИЛИ соединены с входами соответственно первого и второго дифференцирующих элементов, выход последнего из которых соединен с первыми входа ми третьего и четвертого элементов
    0 ИЛИ, выход первого дифференцирующего элемента соединен через элемент НЕ с вторыми входами третьего и четвертого элементов ИЛИ, в ка1ждом разрщхе, кроме первого, тактовые вхоф первого
    5 и второго триггеров соединены соответственно с выходами третьего и четвертого элементов ИЛИ предыдущего разр да , тактовые входы первого и второго триггеров первого разр да соединешд
    0 с входной шиной, шина сброса соединена с входами установки в ноль триг- . геров разр дов.
    Источники информации, . прин тые во внимание при экспертизе
    5 1 Авторское свидетельство СССР 552700, кл. G 06 F 11/00, 1975.
  2. 2. Авторское свидетельство СССР 427480 кл. Н ОБ К 10/00, 1974 (прототип).
SU813323474A 1981-07-17 1981-07-17 Дублированный счетчик импульсов SU984090A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU813323474A SU984090A1 (ru) 1981-07-17 1981-07-17 Дублированный счетчик импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU813323474A SU984090A1 (ru) 1981-07-17 1981-07-17 Дублированный счетчик импульсов

Publications (1)

Publication Number Publication Date
SU984090A1 true SU984090A1 (ru) 1982-12-23

Family

ID=20971337

Family Applications (1)

Application Number Title Priority Date Filing Date
SU813323474A SU984090A1 (ru) 1981-07-17 1981-07-17 Дублированный счетчик импульсов

Country Status (1)

Country Link
SU (1) SU984090A1 (ru)

Similar Documents

Publication Publication Date Title
US2636133A (en) Diode gate
US3453551A (en) Pulse sequence detector employing a shift register controlling a reversible counter
SU984090A1 (ru) Дублированный счетчик импульсов
GB1444513A (en) Control method using computers operating in parallel
US3189835A (en) Pulse retiming system
US3278852A (en) Redundant clock pulse source utilizing majority logic
SU1112593A2 (ru) Дублированный счетчик импульсов
US3487204A (en) High accuracy pulse reset integrator
SU982187A1 (ru) Мажоритарно-резервированное устройство
SU978356A1 (ru) Счетное резервированное устройство
SU1164714A1 (ru) Устройство дл контрол электропитани электронных вычислительных машин
SU1270870A1 (ru) Счетное устройство с контролем
SU961155A1 (ru) Резервированный делитель частоты следовани импульсов
SU506846A1 (ru) Устройство дл ввода информации
SU839060A1 (ru) Устройство дл контрол -разр д-НОгО СчЕТчиКА
SU1124311A1 (ru) Табличный сумматор по модулю три с коррекцией ошибок
SU687446A1 (ru) Устройство дл сопр жени электронной вычислительной машины с каналами св зи
SU1644168A1 (ru) Самодиагностируемое парафазное асинхронное логическое устройство
SU1005063A2 (ru) Система дл контрол электронных устройств
SU1388846A2 (ru) Устройство дл сравнени кодов
SU1420653A1 (ru) Устройство дл синхронизации импульсов
SU402154A1 (ru) Ан ссср
SU917336A1 (ru) Многоканальный преобразователь напр жение-код
SU1527631A1 (ru) Устройство дл контрол сумматора
SU1570041A1 (ru) Резервированный счетчик