SU1626476A1

SU1626476A1 - Дублированное отказоустойчивое устройство

Info

Publication number: SU1626476A1
Application number: SU894655532A
Authority: SU
Inventors: Александр Васильевич Ткаченко
Original assignee: Краснодарское высшее военное командно-инженерное училище ракетных войск
Priority date: 1989-02-27
Filing date: 1989-02-27
Publication date: 1991-02-07

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано при построении высоконадежных электронных систем. Цель изобретени - повышение надежности функционировани устройства. Устройство содержит дублируемые блохи, решающий орган, блок контрол нечетности, элементы задержки и блоки контрол . За счет введени блока контрол нечетности обеспечиваетс проверка правильности работы блоков контрол , что снижает веро тность формировани на выходе устройства сбойной информации. 1 ил.

Description

Изобретение относитс к автоматике и вычислительной технике и может быть использовано при построении высоконадежных электронных систем.

Цель изобретени - повышение надежности устройства.

На чертеже предсталена функциональна схема дублированного отказоустойчивой- устройства.

Устройство содержит первый 1i и второй 1 дублируемые блоки, решающий орган 2, содержащий элемент И 3, элементы ИЛИ 4 и 5 и элементы ЗАПРЕТ 6i и 62, блок 7 контрол нечетности, элементы 8i и 82 задержки, блоки 9i и 92 контрол , информационный выход 10, выход 11 сигнала отказа устройства.

Устройство работает следующим образом

При исправной работе дублируемых блоков 1 на выходах блоков 9 контрол и на выходе блока 7 контрол нечетности - нулевые сигналы. В этом случае элементы ЗАПРЕТ 6 открыты дл прохождени информации При искажении информации в

одном из дублируемых блоков 1 на выходе блока 9 контрол данного канала по вл етс сигнал, который закрывает элемент ЗАПРЕТ 6 данного канала. Следовательно, искаженна информаци блокируетс в момент ее поступлени на выход блока 8 задержки неисправного канала. В этом такте к информационному выходу 10 устройства подключен исправный канал, так как на выходе блока 7 - нулевой потенциал, поддерживающий элемент ЗАПРЕТ 6 исправного канала в открытом состо нии. Если ошибка носит кратковременный характер (сбой), то в следующих тактах на выходе блока 9 контрол вновь присутствует нулевой сигнал и устройство работает в нормальном режиме по двум каналам. При обнаружении ошибок одновременно в обоих дублируемых блоках 1 элементы ЗАПРЕТ 6 блокируют прохождение искаженной информации на выход 10 устройства, а на контрольном выходе 11 устанавливаетс единичный сигнал, свидетельствующий о неисправл емой ошибке,

В случае искажени информации в одном из дублируемых блоков 1 и необнаруч

Ј

Os

45

1 VI

Оч

жени этой ошибки блоком 9 контрол срабатывает блок 7 контрол нечетности. Следовательно , на его выходе - единичный сигнал, запирающий оба элемента ЗАПРЕТ 6. Одновременно на контрольном выходе 11 по вл етс сигнал о неисправл емой ошибке . Если искажение информации происходит в обоих дублируемых блоках 1, а ошибка обнаружена только одним блоком 9 контрол , то единица с выхода данного блока вызывает срабатывание блока 7, так как на выходах другого блока 9 контрол - нулевой сигнал. Следовательно, единичный сигнал с выхода блока 7 блокирует оба канала с помощью элементов ЗАПРЕТ 6.

Claims

Формула изобретени Дублированное отказоустойчивое устройство , содержащее первый и второй дублируемые блоки, первый и второй блоки 1 контрол и решающий орган, выходы первого и второго дублируемых блоков соединены с входами соответствующих блоков контрол , выходы которых подключены к первому и второму управл ющим входам решающего органа, информационный выход которого вл етс информационным выходом устройства, отличающеес тем, что, с целью повышени надежности устройства, в него введены блок контрол нечетности, первый и второй элементы задержки , входы которых соединены с выхо0

дами соответствующих дублируемых блоков , а выходы подключены к первому и второму информационным входам решающего органа и одноименным входам блока контрол нечетности, третий и четвертый входы которого соединены соответственно с выходами первого и второго блоков контрол , а выход подключен к третьему управл ющему входу решающего органа, выход сигнала отказа которого вл етс выводом сигнала отказа устройства, причем решающий орган содержит первый и второй элементы ИЛИ, первый и второй эпементы ЗАПРЕТ и элемент И первый и второй входы которого и первые входы запрета первого и второго элементов ЗАПРЕТ соединены с первым и вторым управл ющим1 входами решающего органа, а выход подключен к первому входу первого элемента ИЛИ, второй вход которого соединен с третьим управл ющим входом решающего органа и вторыми входами запрета первого и второго элементов запрета, информационные входы которых подключены соответственно к первому и 5 второму информационным входам решающего органа, а выходы соединены с одноименными входами второго элемента ИЛИ, выход которого вл етс информационным выходом решающего органа, а выход первого элемента ИЛИ вл етс выходом сигнала

5

0

0

ошибки решающего органа.