SU1716628A1 - Устройство дл контрол и резервировани информационно-измерительных систем - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при построений отказоустойчивых цифровых систем. Цель изобретени  - повышение надежности. Устройство содержит регистр точного канала, первый-третий регистры грубых каналов, выходной регистр , регистр отказов, коммутатор каналов, группу блоков сравнени , блок усреднени  данных, генератор констант, генератор тактовых импульсов, триггер пуска, элементы ИЛИ, регистр сбо , регистр усредненных значений, триггер первого такта, триггер управлени , счетчик одновременного сбо , коммутатор сбо , блок фиксации сбо , группу элементов И, первый-п тый элементы И. 2 з.п.ф-лы, 4 ил..

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано при построении отказоустойчивых цифровых систем с неравнонадежными каналами.

Известно устройство дл  мажоритарного резервировани , содержащее резервируемые блоки, мажоритарные элементы, блоки сравнени  и элементы И, ИЛИ.

Недостатком этого устройства  вл етс  низка  надежность функционировани .

Наиболее близким к предлагаемому по технической сущности и достигаемому эффекту  вл етс  устройство дл  контрол  и резервировани  информационно-измерительных систем, содержащее регистр точного канала, первый-третий регистры грубых

каналов, выходной регистр, регистр отказов , коммутатор каналов, первый-четвертый блоки сравнени , блок усреднени  данных, генератор констант, генератор тактовых импульсов , триггер пуска, элемент ИЛИ, причем единичный вход триггера пуска  вл етс  входом пуска устройства, а выход соединен с входом генератора тактовых импульсов , первый выход которого соединен е входами синхронизации регистров и первого-третьего регистров грубых каналов, информационные входы которых  вл ютс  первым-четвертым информационными входами устройства соответственно. Выход регистра точного канала соединен с первым информационным входом коммутатора каналов и первым входом первого блока сравON СХ N3 00

нени , выходы первого-третьего регистров грубых каналов соединены с первым-третьим входами блока усреднени  данных и первыми входами аторого-четвертого блоков сравнени  соответственно. Выход коммутатора каналов соединен с информационным входом выходного регистра, выход которого  вл етс  информационным выходом устройства , первый выход генератора констант соединен с вторыми входами блоков сравнени .

Недостатком указанных устройств  вл етс  низка  надежность, котора  обусловлена тем, что з этих устройствах отсутствуют аппаратные средства, позвол ющие распознать сбой (отказ) в работе устройства , обусловленный, например, незапланированно быстрым изменением параметра, возможность которого не учитываетс  при его разработке, или сбо ми при записи информации в регистр усредненных значений. Все это значительно ухудшает надежностные характеристики устройств и ограничивает область их применени  при построении отказоустойчивых информационно-измерительных систем.

Сущность изобретени  состоит в повышении надежности устройства за счет исключени  возможности ложной фиксации отказа каналов и случае резкого (скачкообразного ) изменени  значени  параметра, св занного с изменением внешних условий или со сбо ми при записи информации в регистр усредненных значений.

В предлагаемом устройстве обеспечиваетс  устойчива  непрерывна  работа системы при произвольной последовательности отказов, если сохран етс  работоспособность хот  бы одного из каналов. Кроме того, имеетс  возможность фиксации сбоев устройства и идентификации в нем сбоев и отказов,

Введение регистра сбоев и обусловленных им св зей позвол ет отличить сбой от отказа устройством.

Введение регистра усредненных значений и обусловленных им св зей позвол ет запоминать среднее значение параметра точного и грубых каналов в 1-м такте дл  последующего сравнени  значений, полученных каналами в (i + 1)-м такте.

Введение триггера первого такта, первого элемента И и обусловленными ими св зей позвол ет в первом такте после пуска устройства организовать запись значени  параметра, измер емого точным каналом в выходной регистр.

Введение триггера управлени , п того элемента И и обусловленных ими св зей позвол ет в случае одновременного сбо  (отказа) двух каналов организовать запись

признака отказа (сбо ) канала в регистр сбо .

Введение счетчика одновременного сбо , третьего элемента И и обусловленных

ими св зей позвол ет организовать игнорирование информации об одновременном сбое нескольких каналов в течение некоторого j-ro числа тактов.

Введение коммутатора сбо  и обусловленных им св зей позвол ет подавать в блок усреднени  данных значени  признака отказа каналов либо с выхода блоков сравнени , либо, если в i-м такте одновременно отказали несколько каналов, с выхода регистрз сбо , где хранитс  информаци  о сбое, полученна  в (-1)-м такте.

Введение блока фиксации сбо , блока элементов И и обусловленных ими св зей позвол ет вы вл ть одновременный сбой

(отказ) нескольких каналов и формировать соответствующий признак.

Введение второго эле мента И и обусловленных им св зей позвол ет формировать запрет записи информации о сбое

каналов в регистр сбо  в течение j тактов, если факт одновременного сбо  каналов а течение этих j тактов посто нно подтверждаетс . По истечении j тактов информаци  об одновременном сбое нескольких каналов

записываетс  в регистр сбо .

Введение четвертого элемента И и обусловленных им св зей позвол ет обнул ть счетчик одновременного сбо , если одновременный отказ двух каналов не подтверждаетс  в течение j тактов.

На фиг, 1 приведена функциональна  схема устройства; на фиг. 2-4 - функциональные схемы блока усреднени  данных, блока сравнени , регистра отказа, соответ-.

ственно.

Устройство дл  контрол  и резервировани  ИИО (фиг. 1) содержит регистр 1 точного канала, первый-третмй регистры 2-4 грубых каналов, выходной регистр 5, генератор 6 тактовых импульсов генератор 7 константы , блок 8 усреднени  данных, первый-четвертый блоки 9.1-9.4 сравнени , регистр 10 усредненных значений, регистр 11 сбо , регистр t2 отказа, счетчик 13 одновременного сбо , триггер 14 пуска, триггер 15 первого такта, триггер 16 управлени ; блок 17 фиксации сбо , коммутатор 18 каналов, коммутатор 19 сбо , блок элементов И 20, элементы И 21-25, первый 26и второй 27 элементы ИЛИ,

вход 28 пуска, информационный вход 29, выход 30 регистра сбо , выход 31 регистра отказа , выход 32 блоков сравнени  32.

Блок 8 усреднени  данных (фиг. 2) содержит узел 33 делени , первый 34, рторой,

35, третий 36 сумматоры, первый 37 и второй 38 коммутаторы, первый 39, второй 40 и третий 41 блоки элементов И, мажоритарный элемент 42, первый 43 и второй 44 элементы И.

Каждый из блоков сравнени  (фиг. 3} содержит первый 45 и второй 46 сравнивающие устройства, сумматор 47, первый 48 и второй 49 коммутаторы.

Рассмотрим функционирование устройства . В исходном состо нии все регистры и триггеры устройства обнулены, в блоке пам ти блока усреднени  данных записаны коды, обеспечивающие реализацию функции делени  суммы значений параметра на два и на три. В генераторе константы запи- саны значени  векторов номинального и предельно допустимого отклонени  параметра за один такт (цепи установки исходного на фиг. 1-4 условно не показаны).

Функционирование устройства начина- етс  по команде Пуск, поступающей на вход 28. По этой команде триггер 14 устанавливаетс  в единичное состо ние и одиночный сигнал с его выхода поступает на вход управлени  генератора 6. На выходе последнего по вл ютс  сдвинутые одна относительно другой последовательности импульсов . Информаци  о значени х параметра точного и грубых каналов ИИС поступает на входы регистров 1-4 асинх- ронно, однако поступление значений параметра на эти входы завершаетс  до поступлени  синхроимпульса с выхода 6.1 генератора 6. В дальнейшем изменени  значений параметра также осуществл ютс  всеми каналами в течение одного цикла, в паузе между поступлением синхроимпульсов с выхода 6.1 генератора 6.

По первому синхроимпульсу с .выхода 6.1 генератора 6 в регистры 1-4 занос тс  значени  параметра, поступившие из точного и грубых каналов. Значени  параметра , измеренного грубыми и точным каналами, поступают на вход блока 9 сравнени  и на вход блока 8 усреднени  данных.

С выхода блока 8 усреднени  данных усредненное значение параметра поступает на информационный вход регистра. 10 усредненных значений и на второй информационный вход коммутатора 18. На выхо- дах блока 9 сравнени  (фиг. 4) по вл ютс  нулевые или единичные сигналы. Каковы значени  этих сигналов не важно, так как регистры сбо  11 и отказа 12 (фиг. 1) не готовы к работе. По второму (6.2) тактовому импульсу значение измер емого параметра точным каналом через коммутатор 18, открытый инверсным выходом триггера 15, записываетс  в выходной регистр 5. По заднему фронту этого же импульса триггер

15 устанавливаетс  в единичное состо ние. По следующему (6.1) тактовому импульсу в регистры 1-4 вновь записываетс  значение измер емого параметра. На этот раз на выходах блока 9 сравнени  устанавливаютс  нулевые потенциалы (за исключением выхода 9.1.3). Единичный сигнал на этом выходе говорит о том, что разность значений параметра , измеренного во втором и первом тактах точным каналом, находитс  в области номинального отклонени  pi . Единичным сигналом этого выхода через элемент ИЛИ 26 коммутатор 18 настраиваетс  на прием измеренного значени  от точного канала. По следующему (второму 6.2) тактовому импульсу в выходной регистр 5 записываетс  это значение. В регистр 10 записываетс  среднее значение измеренного параметра дл  последующего его сравнени  (в следующем такте) со значени ми, измеренными точным и грубым каналами, что позвол ет избежать неправильного функционировани  устройства из-за нарастани  погрешности измерени  точного канала.

В дальнейшем функционирование устройства зависит от наличи  или отсутстви  отказов точного и грубых каналов ИИС, а также от характера про влени  отказов.

А. Отказ точного канала, возможны последовательные сбои и отказы грубых каналов .

Предлагаемое устройство позвол ет .фиксировать как резкие отказы точного канала, обусловленные отказами его элементной базы, так и плавные (постепенные), происход щие из-за старени  элементов, выходом внешних факторов за пределы допуска (температуры, влажность и т.д.) или по каким-либо другим причинам.

При по влении резкого отказа точного канала (единичные значени  выходов 9.1.1, 9.1.2, нулевое значение выхода 9.1.3) нулевой сигнал на выходе 9.1.3 блока 9.1 сравнени  переключает коммутатор 18 на прием информации от блока 8 усреднени  данных. В последнем формируетс  среднее значение параметра, измеренное грубыми каналами. По второму тактовому импульсу в первый разр д регистра 11 сбо  записываетс  единичное значение. В следующем такте (по второму тактовому импульсу) в первый разр д регистра 12 отказа записываетс  единичное значение. В дальнейшем значение измер емого параметра формируетс  в блоке 8 данных от грубых каналов.

Если происходит отказ грубого канала, то по единичному сигналу с первого выхода соответствующего блока сравнени  отказавший канал исключаетс  из процесса усреднени  в блоке 8. В дальнейшем устройство работает аналогично описанному.

При постепенном отказе точного канала некоторое врем , пока результат сравнени  измеренного параметра в (i + 1}-м и i-м тактах не выйдет за пределы допуска р , в выходной регистр 5 будет поступать значение с выхода регистра 1. В некоторый момент Ti допуск р будет превышен и на выходе 9.1.1 блока 9.1 сравнени  по витс  единичное значение. Благодар  этому в регистре 11 сбо  формируетс  признак сбо  точного канала и результаты измерени , поступающие в регистр 1, игнорируютс , а в выходной регистр 5 заноситс  усредненное значение измерений грубых каналов. После выхода значени  параметра, измеренного точным каналом, за пределы допуска (pi в регистре 12 формируетс  признак отказа. Если в дальнейшем происходит самовосстановление точного канала(например,вследствие улучшени  внешних факторов), то в четвертые разр ды регистров 11 и 12 записываютс  нулевые значени  и вновь учитываютс  результаты измерени  параметра точного канала. В остальном работа устройства при постепенном и резком отказах аналогична .

Б. Последовательные отказы грубых каналов .

Если происходит последовательный отказ одного или нескольких грубых каналов, то в этом такте единичные сигналы с первых выходов блоков 9.1-9.4 сравнени  соответствующих каналов записываютс  по второму (6.2) тактовому импульсу в регистр 11 сбо  и разрешают запись признака отказавшего канала в регистр 12 отказа, Если факт отказа в следующем такте подтверждаетс , то в соответствующий разр д регистра 12 отказа записываетс  единичное значение. Если факт отказа не подтверждаетс , то в зависимости от того, в какой области р или (рг находитс  разность измеренного значени  грубым каналом и усредненного значени  предыдущего такта, записанна  в регистр 10, соответствующий разр д регистра 11 сбо  обнул етс  или остаетс  в единичном состо нии, При отказе всех трех грубых каналов в регистр 10, также как и в регистр 5, записываетс  значение параметра , измеренное точным каналом. В дальнейшем при исправном состо нии точного канала устройство работает аналогично описанному.

8. Одновременный отказ двух или нескольких каналов.

Если происходит отказ двух или более каналов в ИИС, от до прихода второго (6.2)

тактового импульса от генератора 6 тактовых импульсов на выходах двух или более элементов И блока 20 элементов И в результате несравнени  значений выходов 32.1 со

значени ми на выходах 30, по вл ютс  единичные сигналы. По вившийс  единичный сигнал на выходе блока фиксации сбо  запирает элемент И 23, открывает элемент И 24, а коммутатор 19 управлени  переключа0 ет на выдачу информации с выхода регистра 11 сбо . По приходу второго (6.2) тактового импульса запись информации об отказе (сбое)каналов в регистр 11 сбо  не производитс , так как элемент И 23 3aKpbiT, в счетчик

5 13 записываетс  первый импульс, на вход блока 8 усреднени  данных поступает информаци  об отказе (сбое) каналов, записанна  в регистр 11 сбо  в предыдущем такте. Таким образом, факт одновременного

0 отказа двух или более каналов игнорируетс , так как считаетс  недостоверным (маловеро тным ). Если в следующем такте подтверждаетс  факт одновременного отказа каналов, то в счетчик 13 записываетс 

5 второй импульс, если нет, то счетчик 13 через открытый элемент И 25 обнул етс , в регистр 11 записываетс  значение с выхода 32.1 и в блок 8 усреднени  данных через коммутатор 19 поступают также значени 

0 результата сравнени  с выхода 32.1.

Если факт одновременного отказа подтверждаетс  в N тактах, то на выходе счетчика 13 по вл етс  тактовый импульс (синфазный) 6,2, который устанавливает по

5 заднему фронту триггер 16 в единичное состо ние. По этому же импульсу счетчик 13 устанавливаетс  в нулевое состо ние. Единичным потенциалом триггера 16 отпираетс  второй вход элемента И 21 и за0 пираетс  блок 17 фиксации сбо . Вне. зависимости от результатов сравнени  в следующем такте на выходе сравнивающего устройства присутствует нулевой сигнал и в регистр 11 сбо  записываетс  информаци 

5 с выхода 32,1 блоков сравнени , а триггер 16 устанавливаетс  в нулевое состо ние.

Отказ ИИС наступает после отказа последнего работоспособного канала.

Функциональна  схема блока 8 пред0 ставлена на фиг. 2. Значени  измер емого параметра поступают с выходов регистров 2-4 на входы групп элементов И 39, 40 и 41 соответственно, на входы управлени  которых подаютс  сигналы или с первых выхо5 дов второго 9,1 - четвертого 9.4 блоков сравнени  соответственно, или с второго- четвертого выходов регистра сбо , единичные значени  которых свидетельствуют об отказе (сбое) первого-третьего грубых каналов ИИС соответственно.

При исправном состо нии всех грубых каналов ИИС значени  параметра всех трех каналов суммируютс  в сумматорах 34 и 35 и результат суммировани  подаетс  на младшие адресные входы узла 33 делени , на котором реализуетс  табличное деление полученной суммы на 3 и на 2. В качестве старшего разр да адреса узла 33 используетс  выходной сигнал элемента И 43, который равен нулю, при исправном состо нии всех грубых каналов ИИС, и равный единице при по влении отказавших каналов.

Таким образом, пам ть блока 8 оказываетс  разделенной на две страницы. В первой странице (при нулевом старшем разр де адреса) в каждой  чейке записываетс  результат делени  суммарного значени  параметра, полученного на выходе сумматора 35, на три. При этом сумма значений параметров, сформированных первым-третьим каналами, используетс  в качестве адреса  чейки пам ти блока 33.

Во второй странице (при единичном значении старшего разр да) в каждой  чейке записываетс  результат делени  суммы значений параметров, формируемых двум  исправными каналами, на два.

При отказе двух грубых каналов ИИС выходной сигнал блока 8 формируетс  следующим образом. При по влении двух единичных сигналов на входах мажоритарного элемента 42 на его выходе по вл етс  единица и на выходе коммутатора 37 по вл етс  значение единственного исправного канала.

Таким образом, в описанных случа х на выходе первого коммутатора 37 присутствует среднее значение параметра, поступившего из трех или двух исправных каналов, или переданное без изменени  значение параметра с выхода единственного исправного грубого канала. Значение параметра, сформированное неисправным грубым каналом , не проходит на выход соответствующей группы элементов И 39 (40, 41), так как на инверсном входе группы элементов присутствует единичный сигнал. В этом случае суммирование осуществл етс  с нулевым кодом, что не искажает конечный результат.

Значение параметра, поступившее с выхода коммутатора 37, суммируетс  сумматором 36 со значением, полученным точным каналом, и поступает на второй вход второго коммутатора 38, на выходе которого формируетс  усредненное значение параметра исправных каналов.

Блок 9 сравнени  предназначен дл  определени  вектора разности текущего значени  параметра с эталонным значением параметра, полученным в предыдущем такте , и сравнени  полученного рассогласовани  с номинальным и максимально допустимым значени ми, формируемыми на соответствующих выходах генератора 7

5 константы. Если результат сравнени  меньше или равен номинальному значению, то на третьих выходах блоков 9.1-9.4 формируетс  единичный сигнал, а на остальных - нулевые. Если результат сравнени  меньше

0 максимального значени , но больше номинального , то на первых выходах блоков 9.1- 9.4 формируетс  единичный сигнал, а на остальных - нулевые. Если результат сравнени  больше или равен максимальному, то

5 на первых и вторых выходах формируетс  единичный сигнал, а на третьих - нулевой (фиг. 3).

Сравниваемые значени  параметра в текущем такте и полученное в предыдущем

0 поступают на вход сравнивающего устройства 45. С выхода последнего на коммутатор , на входе которого меньшее число, поступает единичный сигнал и меньшее число , через соответствующий коммутатор посту5 лает на вход сумматора 47 в обратном коде (если сравниваемые числа равны, то на управл ющий вход сумматора поступает единичн ый сигнал и на его выходе формируетс  нулевой код). Полученна  в сумматоре разность посту0 пает на вход второго сравнивающего устройства , где по результатам сравнени  формируютс  управл ющие сигналы. Работа и устройство блоков 9.2-9.4 сравнени  аналогична , но в них поступают значени  от соответ5 ствующих грубых каналов.

Форму л а изо б ре тен и  

Claims (3)

1. Устройство дл  контрол  и резерви0 ровани  информационно-измерительных систем, содержащее регистр точного канала , первый-третий регистры грубых каналов, выходной регистр, регистр отказов, коммутатор каналов, группу блоков сравнени ,

5 блок усреднени  данных, генератор констант , генератор тактовых импульсов, первый и второй элементы ИЛИ и триггер пуска, установочный вход которого  вл етс  входом пуска устройства, а выход подключен к

0 входу запуска генератора тактовых импульсов , первый выход которого соединен с син- хровходами регистра точного канала и первого-третьего регистров грубых каналов, информационные входы которых  вл ютс 

5 соответственно точным информационным и первым-третьим грубыми информационными входами устройства, выход регистра точ- ного канала подключен к первому информационному входу коммутатора каналов и к первому информационному входу

первого блока сравнени  группы, выходы первого-третьего регистров грубых каналов подключены соответственно к первому- третьему информационным входам блока усреднени  данных и к первым информационным входам соответственно второго-чет- вертого блоков сравнени  группы, выход коммутатора каналов соединен с информационным входом выходного регистра, выход которого  вл етс  информационным выходом устройства, а первый выход генератора констант подключен к первым входам допуска всех блоков сравнени  группы, отличающеес  тем, что, с целью повышени  надежности устройства, в него введены регистр сбо , регистр усредненных значений, триггер первого такта, триггер управлени , счетчик одновременного сбо , коммутатор сбо , группа элементов И, п ть элементов И и блок фиксации сбо , причем вход сброса триггера пуска  вл етс  входом остановки устройства, второй выход генератора тактовых импульсов подключен к входу установки триггера первого такта, к первому входу первого элемента И и входам синхронизации регистра усредненных значений и выходного регистра, выход готовности первого блока сравнени  группы подключен к первому входу первого элемента ИЛИ, выход которого соединен с входом управлени  коммутатора каналов по входам строба блока усреднени  данных, информационный выход которого подключен к второму информационному входу коммутатора каналов и информационному входу регистра усредненных значений, выход которого подключен к входам эталонов всех блоков сравнени  группы, к вторым входам допуска которых подключен второй выход генератора констант, четвертый информационный вход блока усреднени  данных подключен к выходу регистра точного канала, вход управлени  блока усреднени  данных подключен к выходу коммутатора сбо , управл ющий вход которого, соединенный с инверсными входами второго и третьего элемента И и с первым входом четвертого элемента И, подключен к выходу блока фиксации сбо , вход строба которого и первый вход п того элемента И управлени  подключены к выходу триггера управлени , счетный вход которого подключен к выходу, второго элемента ИЛИ, первый вход которого подключен к выходу переполнени  счетчика одновременного сбо , вход сброса и счетный вход которого соединены с выходами третьего и четвертого элементов И соответственно , выход второго элемента И подключен к входу строба регистра сбо , выход которого  вл етс  выходом сбо  устройства , подключен к первому информационному входу коммутатора сбо , к входу поразр дного стробировани  регистра отказа и инверсным входам элементов И группы,

пр мые входы которых соединены с группой входов поразр дного сброса регистра отказа , с вторым информационным входом коммутатора сбо , информационным входом регистра сбо  и с первыми информационны0 ми выходами блоков сравнени  группы, вторые информационные выходы которых подключены к группе входов поразр дной установки регистра отказа, выход которого  вл етс  одноименным выходом устройст5 ва, а выход первого элемента И подключен к вторым входам четвертого и п того элементов И, к синхровходу регистра отказа и к пр мым входам второго и третьего элементов И, выход п того элемента И подключен

0 к второму входу второго элемента ИЛИ, выходы элементов И группы подключены к информационному входу блока фиксации сбо , а второй вход первого элемента ИЛИ подключен к инверсному выходу триггера

5 первого такта.

2. Устройство по п. 1, отличаю ще е- с   тем, что блок усреднени  данных содержит первый-третий сумматоры, два коммутатора , узел данных, первую-третью группы

0 элементов И, мажоритарный элемент, первый и второй элементы И, первый-третий информационные входы блока подключены к первым входам элементов И одноименных групп элементов, вторые инверсные входы

5 которых соединены соответственно с вторым-четвертым разр дами входа управле-. ни  блока, второй-четвертый разр ды входа управлени  блока соединены с соответствующими инверсными входами первого эле0 мента И и соответствующими входами второго элемента И и мажоритарного элемента , выход которого подключен к управл ющему входу первого коммутатора, четвертый информационный вход блока

5 подключен к первым информационным входам первого сумматора и второго коммутатора , выход первого коммутатора подключен к вторым информационным входам второго коммутатора и первого сумма0 тора, выход которого подключен к третьему информационному входу второго коммутатора , вход строба блока подключен к первому управл ющему входу второго коммутатора, второй управл ющий вход ко5 торого соединен с выходом второго элемента И, а выход  вл етс  информационным выходом блока, выходы элементов И первой и второй групп подключены соответственно к первому и второму информационным входам второго сумматора, выход которого и

выходы элементов И третьей группы подключены соответственно к первому и второму информационным входам третьего сумматора , выход которого соединен с информационным входом узла делени  и с первым информационным входом первого коммутатора , второй информационный вход которого соединен с выходом узла делени , вход задани  коэффициента делени  которого подключен к выходу первого элемента И.

3. Устройство поп. 1,отличаю щее- с   тем, что каждый блок сравнени  группы содержит первую-третью схемы сравнени , сумматор, первый и второй коммутаторы, выходы которых подключены к одноименным информационным входам сумматора, выход которого подключен к первым информационным входам первой и второй схем сравнени , вторые информационные входы

0

5

которых  вл ютс  соответственно первым и вторым входами допуска блока, вход эталонов блока подключен к первому информационному входу третьей схемы сравнени  и к пр мому и инверсному информационным входам первого коммутатора, информационный вход блока подключен к второму входу третьей схемы сравнени  и к пр мому и инверсному информационным входам второго коммутатора, выходы Больше и Меньше третьей схемы сравнени  подключены к управл ющим входам соответственно первого и второго коммутаторов, а выход Равно - к входу разрешени  сумматора, выходы Меньше первой и второй схем сравнени   вл ютс  первым и вторым информационными выходами блока, а «выход Больше первой схемы сравнени   вл етс  выходом готовности блока.

20

EMJ «plA. AUWWX

г

к

3L

ИГ

ЗГ

г-гщ

/xfr

1телг№ 1 4

rtie

n 4F eve

#

mn

ff

8Z99UI.

(fiifc

--J