SU1196900A1 - Устройство дл управлени технологическими параметрами - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ТЕХНОЛОгаЧЕСКИМИ ПАРАМЕТРАМИ, содержащее счетчик, датчик технологического параметра, аналого-цифровой преобразователь, первый ключевой элемент, первый блок сравнени  и регул тор , выход датчика технологического параметра соединен с информационным входом аналого-цифрового преобразовател , выход первого ключевого элемента подсоединен к входу первого блока сравнени , выход которого подключен к входу регул тора , отличающеес  тем, что, с целью повышени  точности устройства, в него введены блок управлени , второй и третий блоки сравнени , с второго по четвертый ключевые элементы, сумматор, первьй элемент И, блок контрол  регул тора , первый элемент задержки, первый и второй элементы пам ти, первый вход блока управлени  и первый управл ющий вход блока контрол  регул тора  вл ютс  входом запуска устройства , первый выход блока управлени  подключен к управл ющему входу аналого-цифрового преобразовател  и к синхровходу второго блока сравнени , выход которого соединен с управл ющим входом второго ключевого элемента и со счетным входом счетчикаJвыход которого подсоединен к управл ющему коду третьего ключевого элемента, к второму входу управлени  и  вл етс  управл ющим выходом устройства, второй выход блока управлени  соединен с установочным входом второго блока сравнени , с первым входом первого элемента И, с входами сброса счетчика и сумматора и  вл етс  установочным выходом устройства, выход аналогоцифрового преобразовател  соединен с информационньп 1и входами второго ключа и второго блока сравнени , выход второго ключа подключен к входу (Л сумматора, выход которого соединен с информационьдым входом третьего ключа, выход которого подклк)чен к входу третьего блока сравнени , к информационным входам четвертого клю:чевого элемента и первого элемента пам ти, выход третьего блока сравнесо ни   вл етс  первым информационным 05 выходом устройства, соединен с со управл ющим входом четвертого ключевого элемента и с вторым входом первого элемента И, выход которого подключен к управл ющему входу первого элемента пам ти, выход которого и выход четвертого ключевого элемента подключены к первому информационному входу блока контрол  регул тора и к второму информационному входу блока контрол  регул тора, объединенному с информационным входом четвертого ключевого элемента, вькод блока контрол  регул тора подсоединен к управл ющему входу первого ключевого элемента,  вл етс  вто

Description

рым информационным выходом устройства и подключен через первый элемент задержки к управл кндему входу второго элемента пам ти, выход первого блока сравнени  соединен с управл ющим входом второго элемента пам ти, выход которого подсоединен к втором управл ющему входу блока контрол  регул тора.

2. Устройство по, п. 1, отличающеес  тем, что блок управлени  содержит генератор тактовых импульсов, первый и второй элементы ИЖ, первый и второй дополнительные счетчики импульсов и п тый ключевой элемент, один вход которого объединен со счетным входом первого дополнительного счетчика импульсов и с выходом генератора тактовых импульсов, выход первого дополнительного счетчика импульсов подключен к первому входу первого элемента ИЛИ, второй вход которого  вл етс  первьш входом блока, а выход  вл етс  вторь выходом блока и соединен с входами установки первого и второго дополнительных

счетчиков, выход п того ключевого элемента  вл етс  первым выходом блока и подключен к первому входу дополнительного счетчика импульсов , выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого  вл етс  вторым входом блока, а выход соединен с другим входом п того ключевого элемента.

3. Устройство по п. 1, о т л ичающеес  тем, что блок контрол  регул тора содержит первый дополнительный сумматор, второй элемент И и третий элемент ИЛИ, выход которого  вл етс  выходом блока, первьй вход подключен к выходу второго элемента И, второй вход  вл етс  вторым управл ющим входом блока, входы первого дополнительного сумматора и первый вход второго элемента И  вл ютс  первым и вторым инфорМационным и первым управл к цим входами блока соответственно, выход первого дополнительного сумматора соединен с вторым входом второго элемента И.

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в системах управлени  технологическими процессами .

Цель изобретени  - повышение точности устройства.

На фиг. 1 изображена схема устройства- , на фиг. 2 - 6 - временные диаграммы; на фиг. 7 -.12 - схемы блока управлени , первого и второго блоков сравнени , блока контрол  регул тора, третьего блока сравнени  многоканального блока индикации соответственно на фиг. 13 и 14 - вре- менные диаграммы на фиг. 15 - схема сумматора.

Устройство содержит датчик технологического параметра (ДТП) 1, аналого-циф|ровой преобразователь (АЦП) 2, блок (БУ) 3 управлени , второй блок 4 сравнени , второй ключевой элемент 5, сумматор 6, счетчик 7,

третий ключевой элемент 8, первый элемент И 9, третий блок 10 сравнени , четвертый ключевой элемент 11, блок 12 контрол  регул тора, первый элемент 13 пам ти, первый ключевой элемент 14, первый элемент 15 задержки , первый блок 16 сравнени , второй элемент 17.пам ти, регул тор 18, многоканальньй блок 19 индикации , сигналы 20 - 33 на входах блоков 3,2,4,5,7,8,10,9,11,12,15,14,16, генератор 34 тактовых импульсов, первый элемент ИЖ 35, первый дополнительный счетчик 36 импульсов, п тьй ключевой элемент 37, второй дополнительный счетчик 38 импульсов , второй элемент ИЛИ 39, триггер 40, второй элемент И 41, первый инвертор 42, третий элемент И 43, первьй 44 и второй 45 регистры, первый дополнительный сумматор 46, третий элемент 47 пам ти, второй дополнктельный сумматор 48, второй элемент 49 задержки, четвертый элемент И 50, четвертый 51 и п тый 52 элементы пам ти, третий 53 и четвертьй 54. дополнительные сумматоры, п тый элемент И 55, п тый дополнительHbBi сумматор 56, шестой элемент И 57 третий элемент ИЛИ 58, шестой дополнительньш сумматор 59, шестой элемент 60 пам ти, с второго по четвертый инверторы 61 - 63, с п того по седьмой элементы И 64 - 66, сигналы 67 - 78 - на выходах блоков элементов 34,38,36,39,40,42,43,49,6 65,66, суммирующий элемент 79, выходной и промежуточный регистры 80 и 81, элемент 82 сравнени  кодов. Устройство работает следующим образом. Импульсный сигнал запуска устрой ства поступает на первый вход БУ 3 и второй вход блока 12. При этом блок 3 устанавливаетс  в исходное состо ние, а на его втором входе формируетс  сигнал 20, устанавливаю щий блоки 4, сумматор 6 и счетчик 7 в исходное состо ние. Одновременно на первом выходе БУ 3 с интервалом STj формируютс  импульсы сигнала 2 ( фиг. 2), управл ющие работой устройства . Мсша  скорость изменени  технологических параметров измер етс  (например, дл  химико-гальванических процессов производства печатных плат) минутами и, как правило, импульсный характер помех, возникающих на лини х передачи информации, свидетельствует, что частоты изменени  полезного сигнала и помехи разнесены фактически более, чем на пор док. Поэтому дл  вы влени  поме поступающих на вход АЦП 2 с датчика 1, сигнал, пропорциональный измер е мому значению параметра X, через интервал Т опрашиваетс  несколько раз с периодом 4Т2. При этом интервал 4 Т выбираетс  учетом скорости изменени  контролируемого параметра и составл ет мин, а ДТ2 - исход  из необходимости статистически достоверной информации, т.е. N 25-30 отсчетов , за врем , когда изменение контролируемого параметра соизмеримо с точностью измерени . При практической реализации величина ATj приним етс  равной ,2с. Формируемые на первом выходе БУ с интервалом 4 Т управл ющие импул 00 сы сигнала 21 поступают на управл ющий вход АЦП 2 -и на второй вход блока 4 сравнени  смежных отсчетов, син хронизиру  их работу. В конце интервала дТ на втором выходе БУ 3 формируетс  сигнал 20, устанавливающий блоки 3 и 4, сумматор 6, счетчик 7 в исходное состо ние и подготавлива  их дл  обработки следующих выборок. Получаемые на выходе АЦД 2 i-e значени  Х (сигнал 22) поступают на сигнальный вход второго ключевого элемента 5-и на первьгй вход блока 4. В последнем смежные значени  параметра сравниваютс  между собой, т.е. формируетс  величина пропорциональна  (.1 -Х), i 1,2,...,п, котора  сравниваетс  с заданной посто нной дл  данного параметра значением , выбираеьым исход  из точности преобразовани  параметра. Величина принимаетс  эквивалентной двум единицам (шадшего разр да АЦП. 2, В случае, если с задержкой t относительно сигнала 21 (фиг. 2) и определ емой временем работы блока 4 на выходе последнего формируетс  сигнал 23, поступаю1ций на управл ющий вход второго ключевого элемента 5 и разрешающий прохождение измеренного i-ro значени  (сигнала 22) параметра с выхода АЦП 2 на вход сумматора 6 (сигнал 24). При этом сигнал 23 (фиг. 2) сдвинут относительно сигнала 21 на интервал дТ , что необходимо дл  возможности проверки услови  (t), которое может быть проведено не ранее, чем . после сн ти  с выхода АЦП 2 второго отсчета. При этом, выбрав из каждой выборки, содержащей N значений, минимальное количество слагаемых (N ), которое должно быть учтено при определении значени  сигнала на выходе датчика 1, сигнал на выходе сумматора 6 после накоплени  выбранного количества слагаемых пропорционален величине X - -1. ср N мчи . Задава сь величиной п, допустимого количества опросов сигнала с датчика, при которых не выполн етс  приведенное условие (1), т.е. существуют помехи на лини х передачи информации , суммарное количество опросов при обращении к датчику в течение одного цикла составл ет

N Н„„„-ь п,.

С цепью получени  достоверных результатов величина п (0,1-0,15)

В том случае, если помех на лини х передачи информации при опросе датчика не наблюдаетс  или их число не превышает п, то после накоплени  в сумматоре 6 . значений X. и, соответственно, N импульсов в счет чике 7 на выходе последнего формируетс  сигнал 25, поступакщий на управл кмций вход третьего ключевого элемента и разрешающий прохождение сигнала пропорционального с выхода сумматора 6 через третий ключевой элемент 8 (сигнал 26) на входы блока 10 четвертого ключевого элемента 11 и первого элемента 13 пам ти.

Одновременно сигнал 25 с выхода счетчика 7 поступает на второй вход БУ 3. При этом с первого выхода БУ 3 прекращаетс  формирование управл ющих импульсов сигнала к рассматривае мой выборке, т.е.

N-, N - п,,

где - количество опросов, при которых не выполн етс  условие (1) среди значений X., удовлетвор ю1да1х условию (1) .

Причем Пд Пд.

Сигнал 25 с выхода счетчика 7 поступает также на первый вход многоканального блока 19 индикации и используетс  в момент окончани  цикла (при формировании импульсного сигнала 20) дл  формировани  сигнала оператору в случае, если в тракте передачи информации помех больще допустимого значени  п.

.В том случае, если количество помех в тракте передачи информации больше допустимого значени  п, то формирование сигнала 21 с первого выхода ВУ 3,обеспечивакадего формирование выборки из N отсчетов (фиг. 3), на выходе АЦП 2 (сигнала 22) заканчиваетс  раньше, чем на вь ходе счетчика 7 формируетс  сигнал 25 на управл ющий вход третьего ключевого элемента 8, свидетельствующий об окончании накоплени  в сумматоре 6 слагаемых.

В этом случае накопленное в сумматоре 6 значение не поступает на последующую обработку и обнул етс  в начгше следующего цикла по сигналу 20 с второго выхода БУ 3, устанавливающего устройство в исходное состо ние.

Одновременно с формированием сигнала 20 и в св зи с отсутствием сигнала на выходе счетчика 7, поступающего на первый вход блок 19, в последнем формируетс  сигнал 76 (фиг. 3) оператору о наличии помех в тракте передачи информации.

При разрешающем сигнале 25 со счетчика 7 на прохождение сигнала с выхода сумматора 6 через третий ключевой элемент 8 (формирование сигнала 26) в блоке 10 производитс  проверка работоспособности датчка путем сопоставлени  измеренного значени  (сигнала 26) с выхода датчика и сформированного на выходе сумматора 6 с возможными пределами изменени  этого параметра

мвис. мин. Р нормальной работ датчика. Значени  Х  влютс  посто нными дп  данного датчика . Эти пределы выбираютс  с учетом физической природы конкретных измер емых параметров. Так, например , дл  датчиков температуры наиблее характерные неисправности про вл ютс  в обрыве цепи либо в коротком замыкании, что приводит к сигналам, соответствующим чрез ,мерно высоким, либо низким показа|ни м датчика. Так, например, при рассмотрении химико-гальванических процессов производства печатных плат дл  датчиков температуры эти значени  принимаютс  равными Х.... (5 - 10)С, Х (100-150) с;

Таким образом, в случае, если

ХСР-З НК) 0

(2) .., ) 0.

с задержкой t относительно поступившего на вход блока 10 сигнала 26 и определ емой временем работ блока 10, на его выходе формируетс  сигнал, свидетельствукщий о работоспособности датчика, который поступает на управл ющий вход четвертого ключевого элемента 11 и тем самым измеренное значение параметра (сигнал 29) поступает на первый ключевой элемент 14 и первый вход блока 12, Сигнал 27 с выходе: блока 10 одновременно поступает на первый элемент И 9 и третий вход блок ч 19. В начале следующего цикла по сигналу 20 с второго выхода БУ 3 на выходе первого элемента И 9 формируетс  сигнал 28 на первый элемент 13 пам ти, перевод  его в режим записи. При этом в первом элементе 13 пам ти за поминаетс  измеренное в данном цикле значение Xj.p вместо хранимого ра нее значени  Хр-.. , полученного в предыдущем цикле. В случае, если одно из условий (2) не выполн етс , что свидетельствует о неработоспособности датчика , сигнал 27 формируетс  и тем сам не разрешаетс  прохождение измеренного значени  параметра (сигнал 26) через четвертый ключевой элемент 11 дл  дальнейшего анализа. При этом также запрещаетс  запоминание измеренного значени  параметра в первом элементе 13 пам ти. В этом случае, так как сигнал 27 с блока 10 поступает на третий вход блока 19, в начале следующего цикла в последнем формируетс  сигнал 77 оператору о неработоспособности датчика (фиг. 4 и 5). При нормальной работе датчика в блоке 12 производитс  анализ работо способности регул тора. С готой цель в нем производитс  сопоставление измеренного значени  параметров Хср (сигнала 29) с значением этого же параметра, полученного в предыдущем цикле, запомненного в первом элемен те 13 пам ти и поступающего на тpeти вход блока 12, т.е. формируетс  сигнал пропорциональный разности )с-1 пор дковый номер цикла с момента начала работы устройства . Сигнал, характеризующий знак разности (Хрр,, -XCPK-I) в свою очередь, сравниваетс  с сигналом . , поступающим с второго элемента 17 пам ти на четвертый вход блока 12 и характеризующего состо ние, в которое переведен регул тора предьщущем цикле Тенденци  изменени  параметра должна соответствовать состо нию. в которое переведен регул тор в предыдущем цикле. Таким образом, если ( -Хгрк-1 ) О и. О ( что соответствует, например, повышению температуры Х. 7 срк- Р включении в предьщущем цикле нагрев .ател ) или ot. 0 и ( -Хсрк.,,) О, то это свидетельствует о нормальной работе регул тора. При этом на выходе блока 12 контрол  регул тора с задержкой tj относительно поступающего на его вход сигнала 29 и определ емой временем работы блока 10, формируетс  сигнал 30 на управл ющий вход первого ключевого элемента 14. Этот сигнал разрешает прохождение измеренного значени  Xj.. (сигнала 32) на вход блока 16 дл  определени  наличи  отклонени  регулируемого параметра от заданных технологических допусков и формировани  соответствующего сигнала 33 на регул тор 18. При этом с задержкой t, необходимой дл  срабатывани  первого ключевого элемента 14 и обработки информации в блоке 16, первым элементом 15 задержки по сигналу 30 с блока 12 контрол  регул тора формируетс  сигнал 31, разрешающий произвести запись во второй элемент 17 пам ти сигнала 33, характеризукицего состо ние в которое переводитс  регул тор 18, т.е. производитс  запись величины вместо Ввиду того, что включение регул тора может способствовать уменьшению значени  измер емого параметра (например, при включении установки охлаждени ), то в зависимости от тенденции изменени  конкретного параметра при включении регул тора дл  каждого отдельного параметра заранее устанавливаетс  знак of|.i , соответствующий включенному состо нию регул тоТак как при первом цикле (вначале работы) величины X сро и , хран щиес  в первом 13 и втором 17 элементах пам ти, соответственно, могут быть произвольными, проверка работоспособности регул тора в первом цикле производитс . С этой целью сигнал запуска устройства поступает Hfi второй вход блока 12 контрол  регул тора. В случае вы влени  нарушений в ра ботоспособности регул тора сигнал 30 на выходе блока 12 контрол  регул тора не формируетс  и тем самым не разрешает прохождение измеренног значени  параметра (сигнала 29) первый ключевой элемент 14 дл  дальнейшего анализа. При этом также запрещаетс  запоминание текущего положени  регул тора во втором элементе 17 пам ти. В этом случае, так как сигнал 30 с блока 12 контрол  регул тора поступает на четвертый вход многоканального блока 19 индикации, вначале следукщего цикла в блоке 19 формируетс  сигнал 78 оператору о неработоспособности регул тора (фиг. 4 и 6). При нормальной работе регул тора в блоке производитс  вы вление отклонени  текущего значени  контролируемого параметра заданных дл  него нижнего или верхнего пределов регулировани  Хрсг и X per В случае, если Хср Хррг О (или 0) на выходе блока 16 - Хср формируетс  сигнал 33 (фиг. 1) на включение регул тора о 1. Это состо ние по разрешающему сигналу 31 с первого элемента 15 задержки запоминаетс  во втором элементе 17 пам ти и исйользуетс  при анализе работоспособности регул тора при следук цем цикле. Таким образом, при возникновении каких-ли бо нарушений в работе датчика регул тора или при наличии помех в лини х св зи вы вление отклонений текущего значени  параметра от заданных пределов регулировани  и формирование соответствухщих сигналов на регул торы, производитс  только при следукидем цикле через интервал ДТ. Изменение анализируемого парамет ра за интервал дТ в несколько раз меньше, чем допустюоде пределы его изменени , исключение из рассмотрени  однако из измеренных в услови х помех значени  У. не может привести к возникновению критической ситу ции, в то врем , как анализ этого значени , искаженного помехами, может привести к ошибочному включен регул тора и вывести параметр из допустимых пределов. Так, например, при операции трав лени  печатных плат пределы регулировани  температуры составл ют (45 - 50)с, а скорость охлаждени  . раствора за счет естественного испа 00 рени  и выноса тейла обрабатываемыми печатными платами находитс  в пределах (0,08 - 0,15)С/мин. Вначале следующего цикла (через интервал /iT) на втором выходе БУ 3 формируетс  сигнал 20, по переднему фронту которого обнул ютс  сигналы 25, 26 и, соответственно, |27, 29 - 33, формируетс  сигнал 28, (Продолжительность которого равна продолжительности сигнала 20 и в случае нарушений в работе устройства Чпомех в тракте передачи информации, неработоспособности датчика или регу л тора) формируютс  соответственно сигналы 76, 77 или 78, продолжительность которых также равна продолжительности сигнала 20. На первом же выходе БУ 3 формируютс  сигналы 21, по переднему фронту которых производитс  преобразование в АЦП 2 сигнала с датчика (формирование сигнала-кода 22) и формирование со сдвигом ( dTi+ t) по отношению к сигналу 21 сигнала 23 в случае отсутстви  помех в тракте пере-дачи информации. Устройство при конкретной реализащси блоков 3,4,10,12,16,19 (фиг.7-12) работает следуклчим образом. Сигнал запуска устройства, поступающий на первый вход БУ 3, поступает на первый вход первого элемента ИЛИ 35. I Этот же сигнал, поступающий на второй вход блока 12 контрол  регул тора , поступает на первый вход третьего элемента ИЛИ 58. При этом на выходе первого элемента ИЛИ 35 формируетс  сигнал 20, который  вл етс  вторьш выходом БУ 3. Сигнал 20 поступает на управл ющие входы счетчиков 36 и 38, вход щих в состав БУ 3, обнул   их и тем самым привод  эти счетчики в исходное состо ние (фиг. 13, сигналы 68 и 69). Поступа  на третий вход блока 3 сигнал 20 поступает на управл юпр1е входы триггера 40, первого 44 и второго 45 регистров. При этом первый 44 и второй 45 рёг истры обнул ютс , а сигналы 71 - 74 (фиг/ 13) устанавливаютс  в исходное состо ние. В исходном состо нии сигналы 71 и 72, поступа  на входы, соответственно, второго 41 и третьего 43 элементов И разрешают прохождение управл ющих импульсов сигнала 21 через шестой 11 логический элемент И 57 и запрещают его прохождение через третий элемент И 43. Этот же сигнал 20, посту па  на управл ющие входы счетчика 7 и сумматора 6, обнул ет эти блоки, привод  их также в исходное состо ние . Формируемые генератором 34 тактовые импульсы 67 с пе иодом аТ поступают на вход счетчика 36 и чер п тый ключевой элемент 37 (сигнал на вход счетчика 38 БУ 3; на первые входы шестого 57 и третьего 43 элем тов И, триггера 40 и второго элемен та 49 задержки блока 4, а также на управл ющий вход АЦП 2. Счетчик 36 производит счет такто поступающих с выхода генератора 34 и при их количестве, равном m лтГ На выходе счетчика 36 формируетс  положительное значение сигнала 69, свидетельствующее об окон чании цикла. Этот сигнал поступает на второй вход первого элемента ИЛ 35 и вызывает формирование положительного импульса (сигнала 20), пр вод щего предлагаемое устройство в исходное состо ние. Счетчик 38 производит счет тактов , поступающих на его вход с генератора 34 через п тый ключевой элемент 37. После поступлени  на в счетчика 38 N импульсов на его вых де формируетс  положительное значе ние сигнала 68 (фиг. 14). Этот, сигнал поступает через второй элемент ИЛИ 39 (сигнал 70) на управл  щий вход п того ключевого элемента 37. По этому сигналу запрещаетс  прохождение через п тый ключевой элемент 37 тактовых импульсов с ге нератора 34. Так как в начале работы (после установки в исходное состо ние) на выходе триггера 40 нулевое значени сигнала 71 и соответственно положительное значение сигнала 72 на. в ходе первого 42 инвертора, то при поступлении на второй 41 и третий 43 элементы И с выхода п того ключевого элемента 37 первого импульса (сигнал 21) этот импульс приводит к по влению соответствующего импульса выходе только третьего элемента И 43. В тоже врем  первый импульс, поступа  на вход триггера 40 при0 водит к изменению пол рности сигналов 71 и, срответстве.нно, 72. В результате этого при приходе с выхода п того ключевого элемента 37 второго импульса соответствующий импульс по вл етс  на выходе только щестой элемента И 57. Далее повтор етс . Таким образом, триггер 40 совместно с первым инвертором 42, шестым 57 и третьим 43 элементами И представл ют собой распределитель тактовых импульсов, В этом распределителе через шестой элемент И 57 проход т на управл ющий вход первого регистра 44 только нечетные импульсы (сигнал 73), управл   записью в этот регистр только нечетных отсчетов значений параметра с выхода АЦП 2: через третий элемент И 43 на управл ющий вход второго регистра 45 только четные импульсы (сигнал 74). Сигналы с выходов регистров 44 и 45 поступают на входы первого сумматора 46. Причем выход первого регистра 44 поступает на инвертироваиньй вход сумматора 56. С выходного регистра последнего снимаетс  разность значений сигналов, содержащихс  во.втором 45 и первом 44 регистрах без учета знака. Таким образом, выходной сигнал сумматора 56 пропорционален величине (X2;-X,j Сигнал с выхода сумматора 56 поступает на первый вход второго сумматора 48, на инвертированный вход которого с третьего элемента 47пам ти поступает также сигнал, пропорциональный заданной посто нной величине . После сложени  этих сигналов с выхода второго сумматора 48снимаетс  сигнал, пропорциональный л. - ) Е Если (Х -X2,--i) - f)0, то на выходе второго сумматора 48 формируетс  сигнал, разрешакйций прохождение сигнала 75 с блока 49 сдвига через четвертый элемент И 50 и формирование на выходе этого элемента выходного сигнала блока 4 сигнала 23, который разрешает прохождение кода (сигнала 22) с выхода АЦП 2 через второй ключевой элемент 5 (сигнал 24) и суммирование этого кода в сумматоре 6. при этом элемент 49 обеспечивает сдвиг поступающих на его вход такто вых импульсов сигнала 21 на один такт, что необходимо дл  обеспечени  правильного функционировани  блока 4, которое возможно только после получени  второго отсчета. Од новременно сигнал 23 поступает иа счетчик 7, которьА производит подсчет .количества слагаемых, поступаю щих на вход сумматора 6. В случае отсутстви  помех в тра те передачи информации или их число меньше допустимого значени  п (фиг. 13), после накоплени  счетчиком 7 Ы„„„ значений и соответственн после суммировани  сумматором 6 ( N. и 1) слагаемых значение сигнала на выходе сумматсфа 6 пропорциональ но величине Н«инГ 1 .и-. При этом на выходе счетчика 7 формируетс  сигнал 25, который, поступа  на второй вход БУ 3 и проход  через второй элемент ИШ 39 формирует сигнал 70, поступающий на управл мщий вход п того ключевого элемента 37, запреща  дальнейшее прохождение через него тактовых импульсов, поступающих с выхо генератора 34 и таким образсда на первом выходе ВУ 3 прекр |щаетс  фор рование импульсов сигнала 21. Сигнал 25 одновременно поступает на управл кшснй вход третьего ключевого элемента 8 разреша  прохождение сиг нала, пропор р1рнального Х.. . с выхо да сумматора б. Сигнал 26 с выхода третьего кгвочевого элемента 8 поступает на входы третьего 53 и че вертого 54 сумматоров, вход щих в состав блока 10, а также на входы четвертого ключевого элемента 11 и первого элемента 13 пам ти. Причем на четвертьй сумматор 54 сигнал 26 поступает через инвертированный На вторые входы третьего 53 и четвертого 54 сумматоров поступают сигналы,пропорциональные соответственно значени м величин X и ,., с четвертого 51 и п того 52 элемен тов пам ти соответственно. В результате сложени  на выходах третьего 53 и четвертого 54 сум маторов формируютс  сигналы, пропор 0 ) и (Х„ -X циональные (Х Макс. сг соответственно. В случае, если (Х . )0 и ( с- ) О, на выходе п того 55 элемента И формируетс  сигнал 27,  вл ющийс  выходом блока 10 и свидетельствующий об отсутствии нарушений в измерительном тракте (фиг.2). Сигнал 27 поступает на первый вход первого элемента И 9 и на управл ющий вход четвертого ключевого элемента 11, разреша  прохождение измеренного значени  Х. (сигнал 26) через четвертьй ключевой элемент 11 (сигнал 29). На вход первого сумматора 46 (первый вход блока 12 контрол  регул тора ) и на сигнальный вход первого ключевого элемента 14. На второй инвертированный вход первого сумматора 46 (третий вход блока 12 контрол  регул тора) из первого элемента 13 пам ти поступает значение этого же параметра, полученное в предыдущем цикле. Таким образом на выходе блока 46 формируетс  сигнал, пропорциональный (Xj.p| -ХСРК, ) , где к - пор дковый номер цикла обращени  к датчику с момента начала работы устройства. Сформированньй на выходе блока 46 сигнал сравниваетс  на втором элементе И 41 с сигналом flijc-i, поступан дим с выхода второго элемента 17 пам ти на четвертый вход блока 12 и характеризующим состо ние, в которое переведен регул тор в предыдущем цикле. При этом тенденци  изменени  параметра должна соответствовать состо нию , в которое переведен регул тор в предыдущем цикле, т.е. если ( Хсрк -XCPK-I) О и О (что соответствует, например, повьшению температуры Хсрк при включении на предьщущем шаге нагревател ) HHKcf..0 и (Херк -Xcpn-i ) О, .то на выходе второго элемента И 41 и соответственно третьего элемента ИЛИ 58 формируетс  сигнал 30,  вл ющийс  выходным сигналом блока 12 контрол  регул тора и свидетельствующий о нормальной работе регул тора (фиг.2), Так как в начале работы .величины и cio , хран щиес  соответственно в первом 13 и втором 17 элементах пам ти, могут быть произвольными, то при первом цикле контроль работы регул тора не производитс , а сигнал 30 на выходе третьего элемента ИЛИ 58 формируетс  непосредственно по сигналу запуска, поступающему на второй вход блока 12. При нормальной работе регул тора по сигналу 30, поступающему на управл ющий вход первого ключевого элемента 14 сигнал 29, пропорционал ный значению , поступает на вход шестого сумматора 59, вход щего в состав блока 16. При этом сигнал, пропорциональный допустимому значению параметра Хр , поступает на второй вход шестого сумматора 59 с шестого элемента 60 пам ти. В случае, если ( ) О, то на выходе блока 59 формируетс  сигнал 33,  вл ющийс  выходным сигналом блока 16 вьивлени  отклонений и включающий регул тор 18 (фиг. 2). Этот сигнал поступает одновременно дл  запоминани  и использовани  при следук ием цикле на вход второго элемента 17 пам ти которьй производит запись по сигналу 31, поступающему на управл ющий вход второго элемента 17 пам ти . Сигнал 31 формируетс  первым элементом 15 задержки по сигналу 30 с выхода третьего элемента ИЛИ (выхода блока 12), задержанному на величину t, необходимую дл  срабатывани  первого ключевого элемен та 14 и блока 16 вы влени  отклоне ний. В конце цикла, т.е. когда счетч 36 БУ 3 накопит m отсчетов, по сиг налу 69 (фиг.13) с его выхода на выходе первого элемента ИЛИ 35 возникает сигнал 20. По этому сигналу на выходе первого элемента И 9 формируетс  сигн 28 (фиг.2), разрешающий запоминани в первом элементе 13 пам ти значени  Хсрк. (сигнал 26), поступающего с выхода третьего ключевого элемен тов 8. Одновременно по сигналу 20 производитс  установка блоков в ис ходное состо ние дл  повторного ци ла . В случае, когда количество поме на лини х передачи информации больше заданного числа п, на выхо де счетчика 38 тактов раньше сформируетс  сигнал 68, свидетельствую щий об окончании набора заданного количества опросовN, чем сигнал 25 на выходе счетчика 7 (фиг. 14). 016 аким образом, в этом случае по сигналу 68, прошедшему через второй элемент ИЛИ 39, запрещено прохождение тактовьк импульсов через п тый ключевой ; лемент 37 на остальные блоки дредлагаемого устройства. В результате этого в рассматриваемом цикле необходимость формировани  управл ющего сигнала на регул тор не вы влена и, соответственно, управл ющий сигнал также не свормирован, а в конце цикла при по влении сигнала 20 на втором выходе блока 19 индикации п тым элементом И 64 по сигналу 25, поступаницему на первый вход блока 19 индикации со счетчика 7 и прошедшим через второй инвертор 61 сформирован сигнал 76 (фиг.З и 14) на включение индикатора, сигнализирующего оператору о наличии помех в тракте передачи информации. В случае неработоспособности датчика условие (2) не соблюдаетс , т.е. знаки разностей (Xj-p Xдд,н.) и (.акс. ср совпадают. В результате этого п тым элементом И 55,  вл ющимс  выходным элементом блока 10, не формируетс  сигнал 27, разрешакмций работу блоков 12 и 16 (фиг. 4 и 5). В результате этого, как и в предыдущем случае, в рассматриваемом цикле не производитс  вы вление отклонений регулируемого, параметра от заданного допуска, не формируетс  управл ющий сигнал на регул тор и не производитс  проверка работоспособности регул тора. При этом по сигналу 27, поступающему на третий вход блока 19 и проход щему через третий инвертор 62 на вход шестого элемента И 65 блока 19 при поступлении в конце данного цикла на второй вход шестого элемента И 65 сигнала 20 сформирован сигнал 77 (фиг. 4 и 5) на включение индикатора, сигнализирующего оператору о неработоспособности датчика. В случае, если тенденци  изменени  измер емого параметра не соответствует положению, в которое переведен регул тор в предыдущем цикле, сигнал 30 на выходе третьего 58 элемента ИЛИ,  вл ющийс  выходным элементом блока 12 и разрешающий работу первого ключевого элемента 14 и соответственно блока 16, не формируетс . Поэтому вы вление отклонени  измеренного значени  от заданного допуска и формирование управл ющего сигнала на регул тор в данном цикле не производитс . При этом по сигналу 30, поступаю щему на четвертый вход блока 19 и проход щему через четвертьй инвертор 63 на вход седьмого элемента И 66 блока 19 при поступлении в конце данного цикла на второй вход седьмого элемента И 66 сигнала 20, сформирован сигнал 78 (фиг. 4 и 6) на включение индикатора, сигнализирук цего оператору о неработоспособности регул тора. Следует отметить конструктивные особенности некоторых узлов. Первьй 14, второй 5, третий 8 и четвертый 11 ключевые элементы представл ют собой сборку ключей (типа п того ключевого элемента 37) имеющих по одному входу и одному вы ходу и управл е1Ф1х одним и тем же сигналом: дл  элементов 14,5,8,11 и 37 - сигналами 30, 23, 25, 27 и 70 соответственно.. Причем количество ключей в сборк определ етс  максимальной разр дностью передаваемой информации, а сами сборки могут быть реализованы, например на микросхемах типа К 155 ЛА обеспечивающих переключение четырех сигналов , (при запрещении прохождени  сигнала через ключ Сигнал на его выходе равен нулю). Первый 46, второй 48, третий 53, четвертый 54 и п тый 56 сумматоры м гут быть реализованы, например, на микросхемах типа К 155 ИМЗ, количество которых определ етс  максимальной разр дностью передаваемого кода, так как кажда  из них обеспечивает четырехразр дное суммирование , совместнос 1 шкрЪсхемами типа К 155 ЛН1, обеспечиваницих инвертирование входного сигнала (кажда  микросхема инвертирует 6 разр дов). Следовательно, сигналы с первого 44 регистра, третьего 47, четвертого 51 и шестого 60 элементов пам ти атакже с третьего ключевого элемен та 8 на суммирующие микросхемы сумматоров 46, 48, 53,59 и 54 соответственно поступают после инвертировани . В исходное состо ние сумматоры привод тс  путем сн ти  вход ного сигнала. Аналогично иэложенно му могут быть выполнены первый 42, второй 61, третий 62 и четвертый 63 инверторы. Третий 47, четвертый 51, п тый 52 и шестой 60 элементы пам ти посто нно хран т записанную в них информацию ( в том числе и при выключении питани ) и могут быть выполнены , например, на базе микросхемы типа К155 РТ4. Первый 13 и второй 17 элементы пам ти представл ют собой регистры, хран щие поступакнцую на их вход информацию и записываемую по разрешающему сигналу 28 и 31 соответственно . Каждый из элементов пам ти хранит последнюю поступившую информацию , обнул етс  только по выключению питани  и может быть выполнен , например, на базе микросхемы типа К 155 ИР 1. Причем, если дл  реализации второго элемента 17 пам ти достаточно одной микросхемы, так как запоминаетс  только один бит, характеризующий состо ние, в которое был переведен регул тор, то количество микросхем, необходимых дл  реализации первого элемента 13 пам ти определ етс  максимальной разр дностью передаваемого кода, так как кажда  микросхема представл ет собой четырехразр дный регистр. Аналогично выполн ютс  первый 44 и второй 45 регистры за исключением того, что их обнуление производитс  вначале каждого цикла по сигналу 20. Сумматор работает следукицим образом . Вначале работы по сигналу 20, поступающему на первый вход сумматора 6, происходит обнуление промежуточного 81 и выходного 80 регистров. При как второй ключевой элемент 5 закрыт, то на втором входе сумматора 6 и, соответственно, входах суммирующего 79 элемента, промежуточного регистра 81 и схемы 82 сравнени  кодов - нулевые значени  сигналов. В этом случае и на выходе элемента 82 сравнени  кодов формируетс  нулевой сигнал, запрещающий запись в регистры 80 и 81. При поступлении на второй вход сумматора 6 информации элементом 82 сравнени  кодов формируетс  сигнал, разрещающий запись поступившего кода в регистр 81 и регистр 80 (после прохождени  через суммирующий элемент 79) . Записанна  в регистр 80 информаци   вл етс  выходным сигналом сумматора 6 и поступает на второй вход суммирующего элемента 79. Однако, так как коды, посгупакмдие на оба входа элемента 82 сравнени , равны, то запись информации с выхода сум- мирующего элемента в регистр 80 не производитс . При смене кода, посту пающего на второй вход сумматора 6 вькода второго ключевого элемента 5 элемент 82 сравнени  кодов вновь формирует сигнал, разрешающий запис в регистры 81 и 80 и, таким образом , на выходе регистра 80 формируетс  сигнал, пропорциональный сумме всех поступивших входных сигналов . Указанный процесс повтор етс  д тех пор, пока БУ 3 не сформирует сигнал 20, устанавливающий регистры 80 и 8t в исходное положение. Необходимо отметить что устройство может быть использовано без принципиальных изменений дл  управл ни  .несксшькими регул торами по информации с нескольких датчиков. В этом случае устройство должно быть 020 дополнено коммутатором, подключающим датчики к входу АЦП 2; коммутатором , включающим к выходу блока 16 соответствующий регул торj блоком оперативного запоминающего устройства (ОЗУ), в  чейках которого хранитс  дл  каждого из каналов управлени  дл  правильной работы блоков 4,10, 12 и 16; коммутатором, подкЛючаю1цим элементы пам ти 13, 17, 47, 51, 52 и 60 к соответствующим  чейкам ОЗУ, а также блоком управлени , перечисленными коммутаторами и ОЗУ и обеспечивающими переключение каналов управлени . Как следует из изложенного, при возникновении помех на лини х св зи , а также при нарушении работоспособности измерительного тракта или регул тора в устройстве не производитс  сопоставление значени  с соответствующей .уставкой и не формируетс  управл к ций сигнал на регул тор, который в этом случае может оказатьс  ошибочным.

Фиг.

Фаг. 7

ВО

Фиг.д

Фиг.Ю

S3

Фог. 11

flDw./J

Claims (3)

1. УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ТЕХНОЛОГИЧЕСКИМИ ПАРАМЕТРАМИ, содержащее счетчик, датчик технологического параметра, аналого-цифровой преобразователь, первый ключевой элемент, первый блок сравнения и регулятор, выход датчика технологического параметра соединен с информационным входом аналого-цифрового преобразователя, выход первого ключевого элемента подсоединен к входу первого блока сравнения, выход которого подключен к входу регулятора, отличающееся тем, что, с целью повышения точности устройства, в него введены блок управления, второй и третий блоки сравнения, с второго по четвертый ’ключевые элементы, сумматор, первый элемент И, блок контроля регулятора, первый элемент задержки, первый и второй элементы памяти, первый вход блока управления и первый управляющий вход блока контроля регулятора являются входом запуска устройства, первый выход блока управления подключен к управляющему входу аналого-цифрового преобразователя и к синхровходу второго блока сравнения, выход которого соединен с управляющим входом второго ключевого элемента и со счетным входом счетчика,выход которого подсоединен к управляющему4*входу третьего ключевого элемента, к второму входу управления и является управляющим выходом устройства, второй выход блока управления соединен с установочным входом второго блока сравнения, с первым входом первого элемента И, с входами сброса счетчика и сумматора и является установочным выходом устройства, выход аналогоцифрового преобразователя соединен с информационными входами второго ключа и второго блока сравнения, выход второго ключа подключен к входу сумматора, выход которого соединен с информационным входом третьего ключа, выход которого подключен к входу третьего блока сравнения, к информационным входам четвертого ключевого элемента и первого элемента ^;памяти, выход третьего блока сравнения является первым информационным выходом устройства, соединен с управляющим входом четвертого ключевого элемента и с вторым входом первого элемента И, выход которого подключен к управляющему входу первого элемента памяти, выход которого и выход четвертого ключевого элемента подключены к первому информационному входу блока контроля регулятора и к второму информационному входу блока контроля регулятора, объединенному с информационным входом четвертого ключевого элемента, выход блока контроля регулятора подсоединен к управляющему входу первого ключевого элемента, является втоSU .. 1196900 рым информационным выходом устройства и подключен через первый элемент задержки к управляющему входу второго элемента памяти, выход первого блока сравнения соединен с управляющим входом второго элемента памяти, выход которого подсоединен к второму управляющему входу блока контроля регулятора.

2. Устройство по, п. 1, отличающееся тем, что блок управления содержит генератор тактовых импульсов, первый и второй элементы ИЛИ, первый и второй дополнительные счетчики импульсов и пятый ключевой элемент, один вход которого объединен со счетным входом первого дополнительного счетчика импульсов и с выходом генератора тактовых импульсов, выход первого дополнительного счетчика импульсов подключен к первому входу первого элемента ИЛИ, второй вход которого является первым входом блока, а выход является вторым выходом блока и соединен с входами установки первого и второго дополнительных счетчиков, выход пятого ключевого элемента является первым выходом блока и подключен к первому входу дополнительного счетчика импульсов, выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого является вторым входом блока, а выход соединен с другим входом пятого ключевого элемента.

3. Устройство по п. 1, отличающееся тем, что блок контроля регулятора содержит первый дополнительный сумматор, второй элемент И и третий элемент ИЛИ, выход которого является выходом блока, первый вход подключен к выходу второго элемента И, второй вход является вторым управляющим входом блока, входы первого дополнительного сумматора и первый вход второго элемента И являются первым и вторым ин; формационным и первым управляющим входами блока соответетвенно, выход первого дополнительного сумматора соединен с вторым входом второго эле мента И.

1 2