SU1005020A1 - Устройство дл управлени обменом информацией - Google Patents
Устройство дл управлени обменом информацией Download PDFInfo
- Publication number
- SU1005020A1 SU1005020A1 SU813325687A SU3325687A SU1005020A1 SU 1005020 A1 SU1005020 A1 SU 1005020A1 SU 813325687 A SU813325687 A SU 813325687A SU 3325687 A SU3325687 A SU 3325687A SU 1005020 A1 SU1005020 A1 SU 1005020A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- information
- input
- trigger
- register
- inputs
- Prior art date
Links
Landscapes
- Multi Processors (AREA)
Description
Изобретение относитс к вычислительной технике.
Известно устройство дл сопр жени ; содержащее блок синхронизации, триггер, элементы И fllЭтому устройству присущи большой объем оборудовани и ,недостаточна надежность.
Наиболее близким к предлагаемому вл етс устройство дл сопр жени , содержащее приемный регистр, два триггера, элементы ИЛИ, .
Известному устройству присущи большой объем оборудовани и недостаточна прорускна способность..
Целью изобретени вл етс првыше ние пропускной способности.
Поставленна цель достигаетс тем, что в устройство, содержащее приемный .регистр, выходы которого соединены с выходами устройства, два триггера, установочные входы которых соединены с управл ющим входом устройства , единичный выход первого , триггера соединен с первым входом первого элемента И, второй элемент И выход кото.рого соединен с информационным входом второго триггера, третий и четвертый элемент И, элемент
ИЛИ, введены буферный регистр и узел задержки, причем синхронизирующий вход устройства соединен с синхронизирующими входами первого триггера и приемного регистра и с входом .узла задержки, первый, второй и третий выходы которого соединены соответственно с вторым входом первого .элемента И, синхронизирующим входом,
10 второго триггера и с первым входсм третьего элемента И, выходы которого и первого элемента И через элемент ИЛИ соединены с синхронизирующим входети буферного регистра, выходы
15 которого соединены с информащю.нными входами, приемного регистра, управл ющий вход устройства соединен с первыми входами второго и четвертого элементов.. И, вторые входы которых
20 соединены с нулевыми выходами соответственно первого и второго триггеров , .выход четвертЫ о.. элемента И соединен с информационным входом первого триггера, информационные входы
25,буферного регистра соединены с информационными входами устройства.
На чертеже приведена блок-схема устройства.
Claims (2)
- Устройство содержит приемный ре30 гистр 1, буферный регистр 2, триггеры-3 и 4, узел 5 задержки, элемент ИЛИ 6, элементы И 7-10. . Устройство работает следующим образом . На. информационные входы устройства поступает передаваема информаци и одновременно с ней на управл ющий вход устройства поступает сигнал сопровождени из передающего устройств Этот сигнал поступает на триггеры и элементы И 8,10. Триггеры 3 и 4 работают по синхроимпульсам, сдвинутым друг относительно друга с помощь узла 5, причем первым срабатывает триггер, на который синхроимпульс пр ходит после переднего фронта сигнала сопровождени . Сигналом с нулевого выхода этот триггер блокирует срабатывание другого триггера. .Таким об разом, один из триггеров 3 и 4 устанавливаетс в единичное состо ние на все врем передачи. Триггеры 3 и 4 управл ют элементами И 7 и 9,на которые поступают сигналы с узла 5, причем эти синхросигналы подбирают1СЯ таким образом, что на выходе элемента И, соединенного с триггером установленным в единичное состо ние , присутствует синхропоследовательность ,.задержанна на 0,25 Т цик ла. Таким образом обеспечиваетс устойчивый прием информации. Эти синхросигналы через элемент ИЛИ 6 посту пают на синхронизирующий вход регистра 2, который принимает информацию и передает ее в приемный регистр 1.Из этого регистра по соответствующему синхросигналу информаци передаетс на выход устройства. По заднему фронту сигнала сопровождени триггеры 3 и 4 устанавливаютс в нулевое состо ние. Устройство позвол ет осуществить синхронную передачу информации между асинхронно работающими вычислител ными устройствами, которые имеют сходную систему синхронизации, т.е. с -одинаковым периодом синхросигналов Данное устройство вл етс частью приемного и получает от него сигналы синхронизации, период синхросигналов равен периоду синхронизации передающего устройства. Формула изобретени Устройство дл управлени обменом информацией, содержащее приемный регистр , выходы которого соединены с выходами устройства, два триггера, установочные входы которых соединены с управл ющим входом устройства, единичный выход первого триггера соединен с первым входом первого элемента И, второй элемент И, выход которого соединен с информационным входом второго триггера, третий и четвертый элементы И, элемент ИЛИ, отличающеес тем, что, с целью повышени пропускной способности , в него введены буферный регистр и узел задержки, причем синхронизирующий вход устройства соединен с синхронизирующими входами первого триггера и приемного регистра и с входом узла задержки, первый, второй.и третий выходы которого соединены соответственно с вторым входом первого элемента И, синхронизирующим входом второго триггера и с первым входом третьего элемента И, выходы которого и первого элемента И через элемент ИЛИ соединены с синхронизирующим входом буферного регистра; выходы которого соединены с информационными входами приемного регистра , управл ющий вход устройства соединен с первыми входами второго и четвертого элементов И, вторые входы которых соединены с нулевыми выходами соответственно первого и второго триггеров, выход четвертого элемента И соединен с информационным входом первого триггера, информационные входы буферного регистра соединены с информационными входами устройства . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР №809147, кл. G Об F 3/04, 1979.
- 2.Авторское свидетельство СССР I 809143, кл. G 06 F 3/04, 1979 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813325687A SU1005020A1 (ru) | 1981-08-06 | 1981-08-06 | Устройство дл управлени обменом информацией |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813325687A SU1005020A1 (ru) | 1981-08-06 | 1981-08-06 | Устройство дл управлени обменом информацией |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1005020A1 true SU1005020A1 (ru) | 1983-03-15 |
Family
ID=20972210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813325687A SU1005020A1 (ru) | 1981-08-06 | 1981-08-06 | Устройство дл управлени обменом информацией |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1005020A1 (ru) |
-
1981
- 1981-08-06 SU SU813325687A patent/SU1005020A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5509038A (en) | Multi-path data synchronizer system and method | |
EP0678990A3 (en) | Zero latency synchronizer method and apparatus for system having at least two clock domains | |
EP0379772B1 (en) | Programmable data transfer timing | |
KR840004839A (ko) | 단일모선에서의 전송정보의 등기화장치 | |
GB1360859A (en) | Data communications systems | |
SU1005020A1 (ru) | Устройство дл управлени обменом информацией | |
EP0379279A3 (en) | Data transmission synchroniser | |
GB1389640A (en) | Device for correction of synchronisation faults for a switchable data transmission network operating on a time-sharing basis | |
US6023768A (en) | Phase locked distributed time reference for digital processing and method therefor | |
US4242754A (en) | Clock recovery system for data receiver | |
JPS60211558A (ja) | デ−タ転送方式 | |
SU1355971A1 (ru) | Устройство дл синхронизации приема асинхронных сигналов | |
SU571007A1 (ru) | Система передачи информации | |
SU884164A2 (ru) | Система передачи информации | |
JPS57199040A (en) | Synchronizing device for data transfer | |
SU746519A1 (ru) | Многоканальное приоритетное устройство | |
JPS6459449A (en) | Asynchronous signal synchronizing circuit | |
KR0142311B1 (ko) | 디지탈 전송시스템의 선로지연 보상회로 | |
SU507946A1 (ru) | Временной выравниватель каналов дл передачи дискретных сигналов | |
SU1479935A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
SU1172047A1 (ru) | Устройство дл передачи и приема цифровых сигналов | |
SU1128376A1 (ru) | Устройство дл синхронизации импульсов | |
SU1651285A1 (ru) | Многоканальное устройство приоритета | |
SU798775A1 (ru) | Устройство дл обмена | |
JPH0611130B2 (ja) | ディジタルデータ通信装置 |