RU1798783C - Устройство дл распределени заданий процессорам - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, в частности к устройствам дл  распределени  нагрузки в многомашинных и многопроцессорных системах. Целью изобретени   вл етс  повышение быстродействи .Устройство содержит мультиплексоры 1, .2, 3, счетчики. 5, 6, блок пам ти 4, дешифраторы 9, 10, регистр 7, формирователь импульсов 11. В устройстве возмржно, не производ  перебора возможных незан тых вычислительных ресурсов при отгсутствии в системе процессоров, способных выполнить данный тип заданий, распределить задание на первую зан тую ЭВМ и перейти к распределению запроса от следующего источника. 1 ил.

Description

Я (Л

С

12

4 Ч 00 VI 00

со

Изобретение относитс  к автоматике и вычислительной технике, в частности к устройствам дл  распределени  нагрузки в многомашинных и многопроцессорных системах .

Целью изобретени   вл етс  повышение быстродействи ,

На чертеже представлена структурна  схема устройства.

Устройство содержит два мультиплексора 1,2, мультиплексоре инверсным выходом 3, блок 4 пам ти, два счетчика 5 и 6, регистр 7, генератор 8 импульсов, два дешифратора 9 и 10, формирователь 11 импульсов , выходы 12 подтверждени  выбора устройства, которые входы 13 запроса устройства , выходы 14 данных устройства, входы 15 зан тости процессора устройства, выходы 16 запроса устройства, причем выходы счетчика 5 подключены к управл ющим входам мультиплексора 1 и к информационным входам дешифратора 10, выход генератора 8 импульсов подключен к счетному входу Счетчика 6, информационные выходы которого соединены с первыми управл ющими входами мультиплексора 2, с информационными входами первого дешифратора и со вторыми входами адреса блока 4 пам ти, выходы мультиплексора 1 подключены к выходам 14 данных устройства , к первым входам адреса блока 4 пам ти и к первым управл ющим входам мультиплексора 3, выход блока 4 пам ти подключен ко вторым управл ющим входам мультиплексоров 2 и 3, информационные входы которых подключены к выходам регистра 7, выход мультиплексора 2 и инверсный выход мультиплексора 3,подключены к входу формировател  11 импульсов, выход которого подключен к управл ющим входам дешифраторов 9 и 10, к счетному входу счетчика 5 и входу сброса счетчика 6, выходы дешифратора 10 подключены к выходам 12 подтверждени  выбора устройства, группа выходов дешифратора 9 подключена к груп- . пе выходов 16 запроса устройства и к первой группе информационных входов регистра 7, втора  группа информационных входов которого подключена к группе входов 15 зан тости процессора устройства, информационные входы мультиплексора 1 подключены к кодовым входам 13 запроса устройства.

Введение мультиплексора с инверсным выходом позвол ет повысить производительность и расширить функциональные возможности вычислительной системы за счет исключени  опроса на зан тость вычислительных ресурсов и распределени  задани  на первую зан тую ЭВМ, способную выполнить его, при отсутствии в системе свободных процессоров, способных выполнить данный тип заданий.

в других технических решени х подобный подход к распределению заданий между процессорами в многопроцессорной вычислительной системе отсутствует, поэтому за вленный объект соответствует критерию Существенные отличи .

Наличие существенных отличий приводит к положительному эффекту, так как исключение любого элемента или св зи не позвол ет реализовать возможность исклю5 чени  опроса на зан тость вычислительных ресурсов и распределени  задани  на первую зан тую ЭВМ при отсутствии в системе свободных процессоров, способных выполнить данный тип заданий.

0Устройство может быть применено дл  распределени  функционально различных запросов при несовпадении функциональных ресурсов ЭВМ. В частности, устройство может быть применено в отказоустойчивых

5 многомашинных вычислительных системах с использованием в вычислительном процессе частично работоспособных состо ний

.ЭВМ.. ; .. ; Устройство работает следующим обра0 зом.

При распределении запросов счетчиком 5 осуществл етс  циклическое подключение абонентов (источников запроса) к устройству через мультиплексор 1, а счетчиком

5 б поочередна  проверка процессоров (от первого до т-го)на зан тость и способность выполнить запрашиваемую функцию (программу ). Особенность работы устройства заключаетс  в том, что если все процессоры,

0 способные выполнить запрашиваемую от k- го абонента конкретного типа функцию, зан ты , то опроса на зан тость процессоров и блокировки распределени  от .других абонентов не происходит, задание распредел 5 етс  в первую зан тую ЭВМ, способную выполнить его и переходить к распределению здани  от другого абонента.

Отображение зан тости процессоров осуществл етс  в регистре 7, в j-м разр де

0 находитс  1, если j-й процессор не зан т,. в противном случае в этом разр де находитс  О. Отображение функциональных возможностей процессоров осуществл етс  в блоке 4 пам ти,  чейка которого 4ij содер5 , если J-й процессор способен выполнить функцию fi, в противном случае в ней находитс  О.;

Рассмотрим более подробно процесс распределени  запросов, выставл емых абонентами на соответствующие входы 13.

При k-м состо нии сметчика 5 через мультиплексор 1 к выходу 14 подключаетс  кодовый вход 13k запроса от k-ro абонента. Код о запрашиваемой функции fj с выхода мультиплексора 1 подаетс  на адресный вход строки блока А пам ти и на вход мультиплексора 3, на вход адреса столбца блока 4 пам ти подаетс  код с выхода счетчика 6. Если процессор, соответствующий содержимому счетчика 6,способен выполнить запрашиваемую функцию, то на выходе блока 4 пам ти сформируетсЯ:Сигнал, который поступит на управл ющий вход мультиплексора 2.

Если в j-м разр де регистра 7 находитс  О, т.е. j-й процессор зан т, то сигнала на: выходе муль иплексора 2 нет.

Если в j-м разр де регистра 7 - 1, то на. выходе мультиплексора 2 сформируетс  сигнал , поступающий на вход формировател  11 импульсов, который вырабатывает сигнал, по которому происходит выборка дешифрато-. ров 9 и 10. Н.а j-м выходе дешифратора 9 при этом сформируетс  сигнал загрузки j-ro процессора кодом запрашиваемой функции с выхода 16, а на k:M выходе 12k дешифратора 10 по вл етс  сигнал подтверждени  k-му абоненту (источнику запроса) о завершени  распределени  запроса. По сигналу с формировател  1.1 импульса осуществл етс  обнуление счетчика б и увеличение на 1 содержимого счетчика 5. При этом к выходу мультиплексора 1 подаетс  информаци  с входов 13 от (k+1)-ro абонента.. .

По сигналу с k-ro выхода дешифратора

9 осуществл етс  также обнуление j-ro разр да регистра 7 готовности (запись Т в этот разр д происходит по сигналу 16, вырабатываемому j-м процессором после завершени  выполнени  им загруженной в. него функции).

Если все процессоры, способные выполнить распредел емый запрос от k-ro абонента, зан ты, то на соответствующем данному типу заданий входе мультиплексора 3 будет О, а на инверсном выходе при поступлении импульса с блока 4 пам ти на управл ющий его вход сформируетс  сигнал , по фронту которого формирователь 11 импульса сформирует импульс. По этому импульсу происходит выборка дешифраторов 9: и 10, На j-м выходе дешифратора 9 при этом сформируетс  сигнал загрузки j-ro процессора кодом запрашиваемой функции с выхода 16, по которому также осуществл етс  обнуление j-ro разр да регистра 7 готовности , а на k-м выходе (12k) дешифратора

10 по вл етс  сигнал подтвеждени  k-му абоненту (источнику запроса) о завершении распределени  запроса. По сигналу с формировател  11 импульса осуществл етс 

обнуление счетчика 6 и увеличение на 1 содержимого счетчика 5. При этом к выходам мультиплексора 1 подаетс  информаци  со входов 13 от (К+1)-го абонента. То 5 есть произошло распределение запроса от k-ro абонента в первую зан тую ЭВМ, способную выполнить его, при отсутствии свободных .

При наличии 10 - ЭВМ, при частоте син0 хронизирующих импульсов равной 5 МГц (f 5 МГц) при полной загрузке системы максимальный выигрыш во времени распределени  за вок по вычислительным машинам (процессорам) в предлагаемом устройстве,/

5 в сравнении с известным, на пор док, т.е. максимальное врем  распределени  за вки в известном устройстве при отсутствии в системе свободных вычислительных ресурсов равно 2,2 мкс, а в предлагаемом устрой0 стве 0,2 мкс, минимальный выигрыш в два раза (4 и 2 мкс).

Ф о р м у л а и з о б р е т е н и   Устройство дл  распределени  заданий процессорам, содержащее два счетчика,

5 регистр, генератор импульсов, два дешифратора , три мультиплексора, блок пам ти и формирователь импульсов, причем выходы первого счетчика подключены к управл ющим входам первого мультиплексора и к

0 информационным входам: первого дешифратора , выход генератора импульсов подключен к счетному входу второго счетчика;

информационные выходы которого соединены с первыми управл ющими входами

.5 второго мультиплексора, с информационными входами второго дешифратора и с входами адреса столбца блока пам ти, выходы первого мультиплексора подключены к выходам данных устройства и к входам адреса

0 строки блока пам ти, информационные входы второго мультиплексора подключены к выходам регистра, выход формировател  импульсов подключен к управл ющему входу первого дешифратора, к счетному входу

5 первого счетчика и к входу сброса второго счетчика, выходы первого дешифратора подключены к выходам подтверждени  выбора устройства, группа выходов второго дешифратора подключена к группе выходов

0 запроса устройства и к группе входов сброса регистра, группа информационных входов которого подключена к группе входов зан тости процессоров устройства, информационные входы первого мультиплексора

5 подключены к кодовым входам запроса устройства , 6 т л и чаю щ е е с   тем, что, с целью повышени  быстродействи , в устройстве информационные входы третьего мультиплексора подключены к соответствующим выходам регистра, инверсный выход третьего

мультиплексора подключен к первому входущий вход - к выходу блока пам ти к второму

формировател  импульсов, адресные входыи управл ющему входу второго мультиплектретьего мультиплексора подключены к вы-сора, выход которого соединен с вторым

ходам первого мультиплексора, а управл ю-входом формировател  импульсов.