RU1798798C - Многомашинна вычислительна система - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может использовать дл  создани  отказоустойчивых многомашинных и многопроцессорных вычислительных систем . Целью изобретени   вл етс  повышенна  надежность за счет аппаратного децентрализованного диагностировани  в многомашинной вычислительной системе. Поставленна  цель достигаетс  тем, что система содержит Н устройств обработки, каждое устройство обработки содержит операционный блок, блок локальной пам ти , дешифратор, шинный формирователь, арбитр шины, регистр приема, регистр выдачи , два элемента И. 2 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано в .многомашинных вычислительных системах дл  повышени  их надежности.. :: Целью изобретени   вл етс  повыше ние надежности за счет аппаратного децентрализованного диагностировани  в многомашинной вычислительной системе.

На фиг.1. представлена схема многома- шиннЬй вычислительной системы; на фиг.2 - пример реализации арбитра системной магистрали.....-.. : ,

Многомашинна  вычислительна  Система (фиг.1) содержит N блоков обработки (ЭВМ 11-14),. кажда  из которых включает в Себ  регистр приёма (РгП) 2, регистр выдачи (РгВ) 3, операционный блок 4, блок локальной пам ти (БЛП) 5, периферийные устройства 6, дешифратор (ДШ) 7, арбитр шины 8, элемент И-НЕ 9, элемент И 10, шинный формирователь (ШФ) 11, локальную : магист- П раль 12. ,)

На фиг.1 обозначены следующие сигналы: Системное разрешение выдачи (СРВ) 13, Системное начало контрол  (СНК) 14, Системный конец контрол  (СКК) 15, Контрольные выходы 16-19, Контрольные входы 20-23 Обмен (ОБМ) 24, Выбор системной магистрали (ВСМ) 25, Запрос магистрали (ЗМ) 26, Подтверждение запроса (ПЗ) 27, Разрешение захвата магистрали (РЗМ)28,РШ приемника (РЗМп) 29 (приоритетный вход), РЗМ источника (РЗМп) 30 (приоритетный выход), Признак обмена (ПО) 31,Вход/выход (Вх/вых) 32, Разрешение обмена (РО) 33.

Многомашинна  вычислительна  система (фиг.1) содержит также системную шину 34, Системна  магистраль 34 выполнена аналогично локальной магистрали 12 в интерфейсе .

XI

Ю 00 4 Ю 00

Арбитр шины 8 (фиг.2) содержит триггеры 35,36, элементы И 37-39, элемент НЕ 40, элемент задержки 41, формирователи 42, 43, элемент И 44, элемент НЕ 45,

Многомашинна  вычислительна  система работает следующим образом. Обмен блока 4 с блоком локальной пам ти 5 и периферийными устройствами 6 по локальной магистрали ;12 осуществл етс  стандартным образом в интерфейсе Q-BVS,

Начальное состо ние регистров 2 и 3 - единичное, в этом случае блоки 1 считаютс  работоспособными. Затем необходимо проверить работоспособность ЭВМ1-1-ЭВМ14, вход щих в состав ММВС, дл  чего используют режим контрол .

.В режиме контрол  Центральный операционный блок (ЦП) контрол  системы (не показан) вырабатывает сигнал СНК 14, который переводит блок 4 в режим контрол . В этом режиме каждый блок 4 сначала осуществл ет самоконтроль, фо рмиру  слово состо ни , которое зависит от состо ни  ЭВМ (работоспособное или неработоспособное ), затем блок 4 опрашивает своего соседа слева (дл  блока 1, например, соседом слева  вл етс  блок 12), а именно: осуществл ет выход на системную шину 34 и считывает слово состо ни  соседа.

При выходе блока 4 на системную шину 34 формируетс  единичный сигнал.ОБМ 24, который поступает на один из входов элемента И ТО - сигнал, поступающий из младшего разр да РгП2, если этот сигнал единичный, то на первый вход арбитра СМ 8 поступает единичный сигнал РО 33. Кроме того, на второй вход арбитра СМ 8 поступает единичный сигнал выбора системной шины ВСМ 25, сформированный дешифратором 7. Этот сигнал при отсутствии захвата системной шины 34 другими блоками 1 переключает триггер 35 (фиг.2) в единичное состо ние. Если системна  магистраль 34 в данный момент времени была зан та, то сигнал запроса магистрали (ЗМ) 26 на выходе элемента И 37 будет сформирован только после переключени  триггера 36 в исходное нулевое состо ние при освобождении системной шины 34 (сигнал подтверждени  запроса (ПЗ) 27 равен нулю). Единичный сигнал ИЗМ 26 и нулевой сигнал ПЗ 27 инициируют по вление на выходе элемента И 10 единичного сигнала разрешени  захвата магистрали (РЗМ) 28, который в блоке 11 поступает на вход РЗМп 29, а в остальных блоках 1 не используетс . Если источником запроса  вл етс  блок 1, то сигнал на входе РЗМп 29 переключает триггер 36 в единичное состо ние, разреша  формирование на выходе 31 арбитра шины 8 сигнала признака обмена (ПО) между локальной 12 и системной 34 шинами. Таким образом возникает возможность выхода процессора 4 через шинный формирователь

(ШФ) 11 на системную шину 34.

Если блок 1i  вл етс  источником запроса системной шины 34, то единичный сигнал на входе РЗМп 29 через врем , определ емое элементом задержки 41, пройдет

через элемент И 38 и по витс  на выходе РЗМп 30, соединенном с входом РЗМ и блоком 12 и т.д. по цепочке, пока не будет идентифицирован источник запроса системной магистрали.

5 После того как блок 4 опросил своего соседа слева, он анализирует слово состо ни  соседа слева и выдел ет бит результата контрол . Если сосед слева считаетс  работоспособным, то бит результата конт0 рол  содержит лог. 1, в противном случае - лог.О.

Далее бит результата контрол  записываетс  в РгВ 3 провер ющего блока и в виде сигнала контрольного выхода (16-19) по5 ступает на первый вход элемента И-НЕ 9 блока 1,  вл ющегос  соседом слева дл . провер ющего блока 1, и на второй вход элемента И-НЕ 9 ЭВМ,  вл ющейс  соседом слева дл  провер емого блока напри0 мер, провер ющего блока  вл етс  блок обработки 1i, то сигнал контрольный выход 16 поступает на первый вход элемента И-НЕ 9 блока 1г и на второй вход элемента И-НЕ 9 блока обработки 1з.

5в результате на первом входе элемента И-НЕ 9 каждого блока 1 будет присутствовать сигнал контрольный вход из провер ющей ЭВМ, а на втором входе того же элемента - тот же сигнал из ЭВМ,  вл ю0 щейс  соседом справа дл  провер ющего блока 1.

Т.е. дл  блока 1i провер ющей будет блок 14, а ее соседом справа-блок 1з, поэтому на первом и втором входах элемента

5 И-НЕ 9 блок 1i будут сигналы Контрольные выходы 19 и 18 соответственно. Элемент И-НЕ 9 сработает по единичному сигналу СРВ 13, который вырабатываетс  ЦП контрол  системы после сигнала СНК 14 через

0 некоторый промежуток времени, достаточный дл  того, чтобы все блоки 1 успели проверить друг друга и выставить бит контрол  в РгВ 3. . Если, например, блок 1ч неисправен, а

5 блок 1з(соседсправа) дл  блока (исправен , то на первый вход элемента Й-НЕ 9 блока 1i поступит лог. О, а на второй - . лог.1. При поступлении сигнала СРВ 13 на третий вход элемента И-НЕ 9 на выходе этого элемента будет лог.О, что говорит о

необходимости отключени  неисправного блока 1, т.е. в данном случае блока 1i. Сигнал с выхода элемента И-НЕ 9 поступает в младший разр д РгП2, блока 1i, в остальные разр ды РгП 2 блока 1 записываютс  сигналы с выходов элементов И-НЕ 9 блоков 12, 14, поступающие соответственно на входы РгП2 2-|-2з. Считывание из РгП2 младшего разр да происходит по стробирующему сигналу СКК 15, посылаемому ЦП контрол  системы. При поступлении на первый вход элемента И 10 в данном случае лог.О, считанного из младшего разр да Рг1г, и на второй вход - единичный сигнал ОБМ 24 происходит блокировка арбитра СМ 8, т.е. обмен между локальной 12 и системной 34 шинами не возможен, следовательно неисправный блок отключен от системной шины 34.

Это случай, когда один из блоков отказал , если же все блоки 11-14 (Э В Mil- ЭВМ 14) исправны, то выход на системную шину производитс  обычным образом, описанным ранее.

Необходимо упом нуть, что при поступлении на вход процессора 4 из ЦП контрол  системы сигнала СКК 15 блок переходит из режима контрол  в обычный режим работы.

Claims (1)

1. Формула изобретени 

   Многомашинна  вычислительна  система , содержаща  Н устройств обработки, причем информационные входы-выходы всех устройств обработки через системную информационную магистраль соединены между собой, выходы запроса магистрали и входы подтверждени  запроса магистрали всех устройств обработки через системную управл ющую магистраль, соединены между собой, причем каждое устройство дл  реализации обработки содержит операционный блок, блок локальной пам ти, дешифратор , шинный формирователь и арбитр шины, причем в каждом устройстве обработки информационные входы-выходы устройства обработки Подключены соответственно к информационным входам-выходам первой группы шинного формировател ,информационные входы-выходы второй группы которого через локальную магистраль адреса данных подключены соответственно к информационным входам дешифратора и информационным входам-выходам блока локальной пам ти, управл ющие входы-выходы операционного блока через локальную управл ющую магистраль подключены к управл ющему входу дешифратора и управл ющему входу блока локальной пам ти, выходы дешифратора подключены соответственно к входам выбора системной магистрали арбитра шины, выход признака абонента которого подключен к управл ющему входу шинного формировател , отличающа с  тем, что, с целью повышени  на 5 дежности за счет аппаратного децентрализованного диагностировани  в многомашинной вычислительной системе, вход Разрешение захвата магистрали приемника а-го устройства обработки (где а

   0 2,...,Н) подключен к выходу разрешени  захвата магистрали источника (а-1)-го устрой- . ства обработки, вход разрешение захвата магистрали приемника первого устройства обработки подключен к выходу разрешени 

   5 захвата магистрали первого устройства обработки , вход признака конца контрол  и вход признака .начала контрол  системы и третий вход режима контрол  системы подключены соответственно к входу признака

   0 конца контрол , входу признака начала контрол  и входу режима контрол  всех устройств обработки, первый выход признака контрол  b-го устройства обработки (Ь 1,...,Н) подключен к b-м входам контрольно5 го слова устройств обработки с первого по (Ь-1)-й и с (Ь+1)-го по Н-й, второй выход признака контрол  с-го устройства обработки (где с 1,...,Н-2) подключен к с-м входам режима контрол  (с+1)-го и (с+2)-го уст0 ройств обработки, второй выход признака контрол  (Н-1)-го устройства обработки подключен к (Н-1)-м входам режима контрол  Н-го и первого устройств обработки, второй выход признака контрол  Н-го устройства

   5 обработки подключен к Н-м зходам режима контрол  первого и второго устройств обработки , при этом в каждое устройство обработки введены регистр приема, регистр выдачи, первый и второй элементы И, при0 чем в каждом устройстве обработки входы режима контрол  устройств обработки подключены к входу первого элемента И, инвер- сный выход которого подключен к информационному входу регистра приема и

   5 первому выходу признака контрол  устройства обработки, входы контрольного слова каждого устройства обработки подключены к информационным входам группы регистра приема, выход которого подключен к перво0 му входу второго элемента И, выход которого подключен к входу разрешени  обмена арбитра шины, выход запроса магистрали, выход разрешени  захвата магистрали источника которого подключены соответст5 венно к выходу запроса магистрали, и выходу разрешени  захвата магистрали и выходу разрешени  захвата магистрали источника устройства обработки, вход подтверждени  запроса и вход разрешени  захвата магистрали приемника каждого устройства обработки подключены соответственно к входу подтверждени  запроса и входу разрешени  захвата магистрали приемника арбитра шины, информационные входы-выходы второй группы шинного формировател  через локальную магистраль адреса данных подключены к информационным входам дешифратора, информационным входам регистра выдачи, информационным входам-выходам блока локальной пам ти, к выходам группы регистра приема и информационным входам-выходам операционного блока, управл ющие входы-выходы которого через локальную управл ющую магистраль

   0

   подключены к управл ющему входу блока локальной пам ти, второму входу второго элемента И, входу записи-считывани  регистра выдачи И входу записи-считывани  регистра приема, вход признака начала обработки устройства обработки подключен к входу запуска режима контрол  операционного блока, вход признака конца обработки устройства обработки подключен к входу окончани  режима контрол  операционного блока и к входу разрешени  регистра приема , выход регистра выдачи подключен к второму выходу признака контрол  устройства обработки.

   Фигг