SU1661765A1 - Многоканальное устройство приоритета - Google Patents
Многоканальное устройство приоритета Download PDFInfo
- Publication number
- SU1661765A1 SU1661765A1 SU894753368A SU4753368A SU1661765A1 SU 1661765 A1 SU1661765 A1 SU 1661765A1 SU 894753368 A SU894753368 A SU 894753368A SU 4753368 A SU4753368 A SU 4753368A SU 1661765 A1 SU1661765 A1 SU 1661765A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- inputs
- block
- outputs
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано дл реализации устройств ввода-вывода (интерфейсов) в информационных системах, вычислительных сет х и автоматизированных системах управлени . Целью изобретени вл етс расширение области применени устройства за счет работы с динамическими относительными приоритетами и в режиме ожидани . Устройство содержит элемент И 2, счетчик 3, дешифратор 4, N блоков 5 запроса, генератор 1 тактовых импульсов, блок 7 задержки и узел 6 определени максимума. В устройстве дл обслуживани выбираетс тот канал, который имеет наивысший относительный динамический приоритет. При этом учитываютс как динамические приоритеты за счет приоритетности каналов, так и числа за вок в каждом канале. 1 з.п. ф-лы, 3 ил.
Description
I
о ел
Изобретение относитс к - нчиспи- i тельной технике и может бчгь использовано при реализации устройстн ввода-вывода (интерфейсов) в информа- ценных системах, вычислительных сет х и автоматизированных системах управлени .
Цель изобретени - расширение, области применени устройства за счет работы с динамическими относительными приоритетами и в режиме ожидани .
На фиг. 1 приведена структурна схема многоканального устройства приоритета; на фиг. 2 - структурна схема блока запроса; на фиг. 3 - структурна схема блока задержки.
Устройство приоритета содержит генератор 1 тактовых импульсов, элемент И 2, счетчик 3, дешифратор 4, блоки 5 запроса узел 6 определени максимума, блок 7 задержки, выходы 8 демультиплексора, выходы 9 блоков запроса, выходы 10 линии задержки, входы 11 блоков запроса, группу вы- ходов 12 узла 6, выход 13 линии за- , держки.
Блок запроса (произвольный, они идентичны) содержит узел 14 сравнени регистр 15, элемент И 16, элемент ИЛИ 17, сумматор-вычитатель 18.
Блок задержки содержит элемент И (входной) 19, счетчик 20, дешифраторы 21, элементы И (выходные) 22, элементы ИЛИ 23,24, формирователь 25 импульсов и триггер 26.
Устройство также содержит вход 27 линии задержки.
Устройство работает следующим образом .
Предполагаетс , что за вки по каждому из п каналов могут образовывать очередь, причем учитываетс как число за вок, сто щих в очереди (в данном канале), так и относительный прио ритет за вки, поступающей по данному каналу.
После по влени сигнала за вки на входе одного из каналов (на входе 11 соответствующего блока запроса) он через элемент ИЛИ 17 поступает на вход записи регистра 15, ив него записываетс сумма его предварительного содержимого и значени уставки (индивидуальной дл каждого канала и пропорциональной относительному приори тету за вки). В данном случае (поступление за вки, сигнал на выходе 10 данного блока запроса нулевой) происхо5
5
дит суммирование указанных чисел на блоке 18. Таким образом, в каждый конкретный момент в регистре содержитс число, пропорциональное приоритетности и числу ожидающих за вок в данном канале.
Генератор тактовых импульсов вырабатывает сигналы, которые через элемент И 2 поступают на счетный вход счетчика 3. Одновременно по сигналам с генератора тактовых импульсов запускаетс узел 6, посто нно определ ющий максимальное число из содержимых всех регистров блоков запроса. Дешифратор 4 последовательно опрашивает все блоки запроса. Последовательность запроса реализуетс импульсами по выходам дешифратора , адреса которых задаютс счетчиком, последовательно пробегающим все значени от 0 до п-1 по сигналам с генератора тактовых импульсов. Предположим, что в некотором регистре содержитс максимальное число среди всех чисел. Циклический быстрый опрос каналов производитс до тех пор (внутри одного цикла опроса), пока на выходе соответствующего элемента И 16 не по витс сигнал: на одном входе этого элемента И сигнал формируетс при опросе данного блока запроса , а на другом - совпадением содержимого данного регистра и выхода узла 6 (напомним, мы условились, что содержимое данного регистра - максимальное среди всех каналов), что фиксируетс сигналом Равно с узла 27 сравнени данного канала.
Сигнал с выхода 9 данного канала поступает на выход устройства, обеспечивающего обслуживание за вки, и на вход блока задержки, реализующей интервал времени, необходимый дл обслуживани за вки данного типа (дл каждого канала этот интервал может быть индивидуальным). Сигнал на выходе 9 данного канала поступает (и удерживаетс ) на вход элемента ИЛИ 23, по нему формирователь 25 выдает короткий импульс, устанавливающий триггер 26 в единичное состо ние. При этом сигналом с инверсного выхода 13 триггера 26 поступает сигнал запрета на элемент И 2, прерыва опрос каналов, а с пр мого выхода триггера 26 сигнал открывает элемент И 19, и тактовые .импульсы начинают поступать на счетчик 20.
По истечении интервала обслуживани дл данного канала (определ емого соответствующим дешифратором 21) срабатывает соответствующий элемент И 22, и через элемент ИЛИ 24 сбрасываютс в нулевое состо ние триггер 26 и счет-г чик 20, после чего снова начинаетс опрос каналов. Кроме того, сигналом 10 с выхода данного элемента И 22 в блоке 5 запроса (соответствующем) происходит коррекци содержимого регистра 15: на входе 10 по вл етс положительный потенциал, перевод щий сумматор-вычитатель 18 в режим вычитани , этим же сигналом через элемент ИЛИ 17 осуществл етс запись нового содержимого в регистр 15, уменьшенного в сравнении с предшествующим на величину уставки. При коррекции содержимого исчезает сигнал на выходе соответствующего элемента И 16 и процесс опроса максимального содержимого среди всех регистров каналов продолжаетс аналогично.
Таким образом, в каждый момент времени дл обслуживани выбираетс тот канал (с произвольно малой задержкой ) , который имеет наивысший относительный динамический приоритет. При этом учитываютс как динамические приоритеты за счет приоритетности каналов, так и относительные приоритеты за счет накоплени различного
числа за вок в каждом канале.
i
Claims (2)
1. Многоканальное устройство приоритета , содержащее генератор тактовых импульсов, элемент И и счетчик, выходы которого соединены с входами дешифратора и п (п - число запросов) блоков запроса, причем выходы дешифратора соединены с опросными входами соответствующих блоков запроса, запросные входы блоков запроса вл ютс запросными входами устройства, отличающеес тем, что, с целью расширени области применени устройства за счет работы с динамическими , относительными приоритетами и в режиме ожидани , в него введены блок- задержки и узел определени максимума , причем выход генератора тактовых импульсов соединен с .первым входом элемента И, к второму входу которого подключен выход блока задержки, груп- лы выходов всех блоков запроса соединены с соответствующими группами входов узла определени максимума, группа выходов соединена с группами входов максимального приоритета всех блоков запроса, выходы блоков запроса соединены с соответствующими входами блока задержки и вл ютс выходами устройства, выходы группы выходов
блока задержки соединены с входами времени обслуживани за вки блоков запроса, выход элемента И соединен с тактирующим входом блока задержки, входом запуска узла определени макси5 мума и со счетным входом счетчика, кодовые входы блоков запроса соединены с кодовыми входами устройства, причем блок задержки содержит входной элемент И, счетчик, п дешифраторов, п
0 выходных элементов И, первый и второй элементы ИЛИ, формирователь импульсов и триггер, причем первый и второй входы входного элемента И подключены соответственно к тактирующему входу бло5 ка задержки и пр мому выходу триггера, а выход соединен с информационным входом счетчика, вход сброса которого подключен к выходу первого элемента ИЛИ и к входу сброса триггера, выходы
0 счетчика соединены с одноименными входами дешифраторов, выходы которых соединены с первыми входами соответствующих выходных элементов И, выходы которых соединены с входами первого элег мента ИЛИ, вторые входы выходных элементов И соединены с одноименными входами второго элемента ИЛИ и с соответствующими выходами группы выходов блока задержки, выход второго элемен0 та ИЛИ через формирователь импульсов соединен с установочным входом триггера , выходы выходных элементов И соединены с одноименными выходами группы выходов блока задержки, инверсный
5 выход триггера соединен с выходом блока задержки. I
2. Устройство по п. 1, отличающеес тем, что каждый блок
0 запроса содержит сумматор-вычитатель, регистр, элемент И, элемент ИЛИ и узел сравнени , причем перва группа входов сумматора-вычитател соединена с группой выходов регистра, с груп5 пой выходов блока и с первой группой входов узла сравнени , втора группа входов узла сравнени соединена с группой входов максимального приоритета блока, выход узла сравнени соединен с первым входом элемента И, второй вход которого подключен к опросному входу блока, а выход - к выходу блока, выход сумматора-вычита- тел соединен с информационным входом регистра, входы первого элемента ИЛИ подключены к входу времени обслуживани за вки блока и к первому входу сумматора-вычитател , выход элемента ИЛИ подключен к управл ющему входу регистра, а второй вход - к запросному входу блока, второй вход сумматора-вычитател соединен с первым кодовым входом блока.
Фиг.З
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894753368A SU1661765A1 (ru) | 1989-10-25 | 1989-10-25 | Многоканальное устройство приоритета |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894753368A SU1661765A1 (ru) | 1989-10-25 | 1989-10-25 | Многоканальное устройство приоритета |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1661765A1 true SU1661765A1 (ru) | 1991-07-07 |
Family
ID=21476660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894753368A SU1661765A1 (ru) | 1989-10-25 | 1989-10-25 | Многоканальное устройство приоритета |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1661765A1 (ru) |
-
1989
- 1989-10-25 SU SU894753368A patent/SU1661765A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 544967, кл. G 06 F 9/46, 1975. Авторское свидетельство СССР № 1062705, кл. G 06 F 9/46, 1983. Авторское свидетельство СССР № 1049900, кл. G 06 F 7/06, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1661765A1 (ru) | Многоканальное устройство приоритета | |
RU1798783C (ru) | Устройство дл распределени заданий процессорам | |
SU1070551A1 (ru) | Устройство дл группового обслуживани запросов | |
RU1797136C (ru) | Устройство дл опроса абонентов | |
SU1275443A1 (ru) | Многоканальное устройство приоритета | |
SU1280631A1 (ru) | Устройство дл подключени источников информации к общей магистрали | |
SU1275469A1 (ru) | Устройство дл определени дисперсии | |
SU1388864A2 (ru) | Устройство дл группового обслуживани запросов | |
SU1520515A1 (ru) | Многоканальное устройство приоритета | |
SU1196870A1 (ru) | Устройство дл обслуживани запросов | |
SU1406588A1 (ru) | Устройство дл ввода информации от абонентов | |
SU1061149A1 (ru) | Устройство дл моделировани процесса обслуживани за вок с различными приоритетами | |
SU1434435A1 (ru) | Многоканальное устройство дл обработки запросов | |
SU1418730A1 (ru) | Устройство дл моделировани систем массового обслуживани | |
SU1651291A1 (ru) | Устройство дл сопр жени ЭВМ с абонентом | |
SU1481766A1 (ru) | Многоканальное устройство приоритета | |
RU2022350C1 (ru) | Устройство для моделирования систем массового обслуживания | |
SU1043659A2 (ru) | Устройство дл моделировани процесса обслуживани за вок с различными приоритетами | |
SU1126962A1 (ru) | Устройство дл обслуживани запросов | |
SU1675884A1 (ru) | Многоканальное устройство приоритета | |
SU1453411A1 (ru) | Устройство дл сопр жени абонентов с ЭВМ | |
SU1137468A1 (ru) | Устройство приоритета | |
SU1045228A1 (ru) | Устройство дл управлени обслуживанием запросов | |
SU1275461A1 (ru) | Устройство дл моделировани систем массового обслуживани | |
SU1269135A1 (ru) | Устройство приоритета |