SU1275443A1 - Многоканальное устройство приоритета - Google Patents

Многоканальное устройство приоритета Download PDF

Info

Publication number
SU1275443A1
SU1275443A1 SU853912161A SU3912161A SU1275443A1 SU 1275443 A1 SU1275443 A1 SU 1275443A1 SU 853912161 A SU853912161 A SU 853912161A SU 3912161 A SU3912161 A SU 3912161A SU 1275443 A1 SU1275443 A1 SU 1275443A1
Authority
SU
USSR - Soviet Union
Prior art keywords
channel
trigger
input
request
triggers
Prior art date
Application number
SU853912161A
Other languages
English (en)
Inventor
Игорь Николаевич Лучин
Вячеслав Вячеславович Мазаник
Юрий Лонгинович Степанов
Михаил Михайлович Зарецкий
Original Assignee
Войсковая часть 03080
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая часть 03080 filed Critical Войсковая часть 03080
Priority to SU853912161A priority Critical patent/SU1275443A1/ru
Application granted granted Critical
Publication of SU1275443A1 publication Critical patent/SU1275443A1/ru

Links

Landscapes

  • Multi Processors (AREA)

Abstract

Изобретение относитс  к вычислительной технике, в частности к устройствам дл  управлени  в вычислительных системах. Цель изобретени  повьшение быстродействи ..Поставленна  цель достигаетс  за счет параллельного опроса всех приоритетных каналов запроса на обслуживание з§ вок . Устройство приоритета содерш1Т в каждом канале два элемента И, два триггера иэлемент Ш1И-НЕ. Новым в устройстве  вл етс  введение в каждый канал элемента ИЛИ-НЕ и соответствующих св зей, что позволило вырабатывать сигнал опроса дл  каждого канала в отдельности. Это исключило необходимость распространени  сигна:ла опроса последовательно, с боль:шей задержкой, по всем каналам, что практически было невозможно при использовании прототипа.. 1 ил. (/) С

Description

Изобретение относится к вычислительной технике, в частности к устройствам для управления в вычислительных системах.
Цель изобретения - повышение быстродействия.
На чертеже представлена структурная схема устройства.
Устройство содержит входы 1 запроса устройства, элементы И 2, триггеры 3, элементы И 4, триггеры 5, элементы ИЛИ-НЕ 6, выходы 7 устройства.
Устройство работает следующим образом.
Триггер 3 служит для подключения информации к магистрали, триггер 5 предназначен для временного хранения запроса, который будет обслуживаться в следующем цикле обмена, триггер 5 устанавливается в 1 по положительному фронту сигнала, поступающего с элемента И 4. Этот сигнал вырабатывается при наличии заявки по входу 1 в данный канал при условии, что триггер 3 этого канала находится в нулевом состоянии. Триггер 5 устанавливается в О нулевым сигналом заявки с входа 1 устройства. Триггер 3 устанавливается в 1 по положительному фронту сигнала с выхода соответствующего элемента И 2, который вырабатывается в случае, когда все триггеры 3 находятся в О и с соотвтествующего элемента ИЛИ-НЕ 6 поступает разрешающий сигнал 1. Нулевым сигналом заявки по входу 1 триггер 3 устанавливается в О. Элемент ИЛИ-НЕ 6 служит для передачи сигнала запроса с триггера 5 на элемент И 2 и затем на триггер 3 при условии - нет запросов по каналам с более высокими приоритетами. D-входы подключены к потенциалу логической 1 триггеров.
Если нет заявок, то все триггеры 3 и 5 находятся в состоянии О..
Пусть на каком-то входе 1 устройства появляется сигнал запроса. Этот сигнал разрешает установку триггеров 3 и 5 соответствующего канала в 1”. После появления этого сигнала на выходе элемента И 4 образуется положительный фронт, который устанавливает триггер 5 в 1. С инверсного выхода триггера 5 и через элемент ИЛИ-НЕ 6 при условии, что нет запросов по каналам с более высокими приоритетами, сигнал поступает на элемент И 2. Об разующийся на его выхрде положительный фронт устанавливает триггер 3 в 1, что свидетельствует о подключении источника информации к магистра5 ли. После установления триггера 3 в 1 на выходе элемента И 4 вновь образуется нулевой потенциал. После отмены сигнала запроса на входе 1 устройства соответствующие триггеры 1® 3 и 5 устанавливаются в нулевое состояние.
Если во время работы канала (на единичных выходах триггеров 3 и 5 и на входе 1 устройства - 1) прихо15 дит заявка с более высоким приоритетом (в канал с меньшим номером), она запоминается на триггере 5. Сразу же после окончания работы по каналу с большим номером через элемент 20 И 2 триггер 3 канала с меньшим номером устанавливается в ”1 и подключает источник информации к магистрали.
Из двух или нескольких заявок, пришедших одновременно после нулевого состояния устройства, обслуживается также самая приоритетная, а остальные заявки запоминаются. Элемент ИЛИ-НЕ 6 в первом канале необходим для предот30 вращения ложного подключения первого канала в случае, когда запрос по первому каналу поступает после запроса по другому каналу.

Claims (1)

  1. f1 Изобретение относитс  к вычислительной технике, в частности к устройствам дл  управлени  в вычислительных системах. Цель изобретени  - повьшение быстродействи . На чертеже представлена структурна  схема устройства. Устройство содержит входы 1 запроса устройства, элементы И 2, триггеры 3, элементы И 4, триггеры 5, элементы ИЛИ-НЕ 6, выходы 7 устройства . Устройство работает следующим образом. Триггер 3 служит дл  подключени  информации к магистрали, триггер 5 предназначен дл  временного хранени  запроса, который будет обслуживатьс  в следующем цикле обмена, триггер 5 устанавливаетс  в 1 по положительному фронту сигнала, поступающего с элемента И 4. Этот сигнал вырабатываетс  при наличии за вки по входу 1 в данный канал при условии, что триг гер 3 этого канала находитс  в нулевом состо нии. Триггер 5 устанавливаетс  в О нулевым сигналом за вки с входа 1 устройства. Триггер 3 уста , навливаетс  в 1 по положительному фронту сигнала с выхода соответствую щего элемента И 2, который вырабатываетс  в случае, когда все триггеры 3 наход тс  в О и с соотвтествующего элемента ИЛИ-НЕ 6 поступает раз решающий сигнал 1. Нулевым сигнало за вки по входу 1 триггер 3 устанавливаетс  в О. Элемент ШТИ-НЕ 6 слу жит дл  передачи сигнала запроса с триггера 5 на элемент И 2 и затем на триггер 3 при условии - нет запросов по каналам с более высокими прио ритетами. D-ВХОДЫ подключены к потен циалу логической 1 триггеров. Если нет за вок, то все триггеры 3 и 5 наход тс  в состо нии О.. Пусть на каком-то входе 1 устройства по вл етс  сигнал запроса. Этот сигнал разрешает установку триггеров 3 и 5 соответствующего канала в 1. После по влени  этого сигнала на выходе элемента И 4 образуетс  положительный фронт, который устанавливает триггер 5 в 1. С инверсного выхода триггера 5 и через элемент ИЛИ-НЕ 6 при условии, что нет запросов по каналам с более высокими приоритетами, сигнал поступает на элемент И 2. 063 разующийс  на его выхдде положительный фронт устанавливает триггер 3 в 1, что свидетельствует о подключении источника информации к магистрали . После установлени  триггера 3 в 1 на выходе элемента И 4 вновь образуетс  нулевой потенциал. После отмены сигнала запроса на входе 1 устройства соответствующие триггеры 3 и 5 устанавливаютс  в нулевое состо ние . Если во врем  работы канала (на единичных выходах триггеров 3 и 5 и на входе 1 устройства - 1) приходит за вка с более высоким лриоритетом (в канал с меньшим номером), она запоминаетс  на триггере 5. Сразу же после окончани  работы по каналу с большим номером через элемент И 2 триггер 3 канала с меньшим номером устанавливаетс  в 1 и подключает источник информации к магистрали. Из двух или нескольких за вок, пришедших одновременно после нулевого состо ни  устройства, обслуживаетс  также сама  приоритетна , а остальные за вки запоминаютс . Элемент ИЛИ-НЕ 6 в первом канале необходим дл  предотвращени  ложного подключени  первого канала в случае, когда запрос по первому каналу поступает после запроса по другому каналу. Формула изобретени  Многоканальное устройство приоритета , содержащее в каждом канале два триггера и два элемента И, причем информационные входы триггеров каналов соединены с входом логической единицы устройства, входы первого элемента И каждого канала соединены с инверсными выходами первых триггеров предыдущих и последующих каналов, пр мые выходы первых триггеров каналов  вл ютс  выходами устройства, выход первого элемента И канала соединен с тактовым входом триггера канала, инверсный вход сброса первого триггера каждого канала соединен с одноименным входом запроса устройства, первый вход второго элемента И каждого канала соединен с одноименным входом запроса устройства, второй вход второго элемента И каждого канала соединен с инверсным выходом первого триггера своего канала, отличающее-с   тем, что, с целью повьшени  быс31
    тродействи , оно содержит в каждом канале элемент ИЛИ-НЕ, первый вход которого соединен с инверсным выходом второго триггера своего канала, инверсный вход сброса второго триггера каждого канала соединен с одноименным входом запроса устройства, тактовый вход второго триггера каждого канала соединен с выходом вто754434
    рого элемента И своего канала, выход элемента ИЛИ-НЕ каждого канала соединен с соответствующим входом первого элемента И своего канала, 5 i-й (i 1,...,п; п - число запросов ) запросный вход устройства соединен с соответствующими входами элементов ИЛИ-НЕ с (i + 1)-го по п-й каналы.
    -tгЧ
SU853912161A 1985-06-13 1985-06-13 Многоканальное устройство приоритета SU1275443A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853912161A SU1275443A1 (ru) 1985-06-13 1985-06-13 Многоканальное устройство приоритета

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853912161A SU1275443A1 (ru) 1985-06-13 1985-06-13 Многоканальное устройство приоритета

Publications (1)

Publication Number Publication Date
SU1275443A1 true SU1275443A1 (ru) 1986-12-07

Family

ID=21183181

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853912161A SU1275443A1 (ru) 1985-06-13 1985-06-13 Многоканальное устройство приоритета

Country Status (1)

Country Link
SU (1) SU1275443A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР №394789, кл. G 06 F 9/46, 1970. Авторское свидетельство СССР № 807298, кл. G 06 F 9/46, 1979. *

Similar Documents

Publication Publication Date Title
SU1275443A1 (ru) Многоканальное устройство приоритета
KR940004461A (ko) 데이터전송장치 및 멀티프로세서시스템
RU2027219C1 (ru) Устройство для распределения заданий процессорам
SU1675883A1 (ru) Многоканальное устройство приоритета
SU1397914A1 (ru) Многоканальное устройство дл приоритетного подключени абонентов к общей магистрали
SU1594537A2 (ru) Многоканальное устройство приоритета дл подключени к общей магистрали
SU1458873A2 (ru) Многоканальное устройство дл приоритетного подключени абонентов к общей магистрали
SU1661764A1 (ru) Устройство управлени очередностью подключени источников информации к магистрали
SU1460721A1 (ru) Многоканальное устройство дл приоритетной селекции импульсов
SU1117638A1 (ru) Устройство дл приоритетного подключени источников информации к магистрали
SU1661765A1 (ru) Многоканальное устройство приоритета
SU1481792A1 (ru) Устройство дл моделировани систем массового обслуживани
SU1282131A1 (ru) Многоканальное устройство дл обработки запросов
SU1654832A1 (ru) Вычислительна система
SU1520515A1 (ru) Многоканальное устройство приоритета
SU1566350A1 (ru) Устройство приоритета
SU1145345A1 (ru) Модель системы массового обслуживани
SU1278870A1 (ru) Многоканальное устройство дл подключени абонентов к группе общих магистралей
RU1789984C (ru) Устройство приоритета
SU1612301A1 (ru) Устройство дл организации очереди
SU1168941A1 (ru) Многоканальное устройство дл подключени источников информации к общей магистрали
SU1619270A1 (ru) Многоканальное устройство приоритета
RU2053545C1 (ru) Устройство для последовательного опроса источников информации
SU1562914A1 (ru) Многоканальное устройство дл подключени абонентов к общей магистрали
RU1833875C (ru) Многоканальное устройство приоритета