SU1285473A1 - Устройство дл распределени заданий процессорам - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, в частности к уст- , ройствам дл  распределени  нагрузки в многомашинных и многопроцессорных системах. Цель изобретени  - упрощение устройства. Дл  достижени  цели в устройство введены два депшфратора 9,10, формирователь 11 импульсов   элемент ИЛИ 12. В устройстве в случае невозможности распределени  очередного запроса в один из свободных процессоров блокировки .распределени  других запросов и соответственно простоев процессоров не происходит. 1 ил.

Description

(П

/7

ю

00

сл

4

ч1

со

изобретение относитс  к вычислительной технике и может быть использовано в многомашинных и мультипроцессорных вьмислительных системах дл  распределени  нагрузки между про цессорами.

Цель изобретени  - упроп1ение устройства .

На чертеже представлена структурна  схема устройства.

Устройство содержит три мультиплексора 1-3, блок 4 пам ти, два счетчика 5 и 6, регистр 7, генератор 8 импульсов, два дешифратора 9 и 10, формирователь 11 импульсов и элемент ИЛИ 12,-Кодовые входы 13 запроса устройства , входы 14 подтверждени  запроса устройства-, выход 15 данных устройства, входы 16 зан тости процессора устройства, Ёыходы 17 запро- сов устройства, выходы 18 подтверж- дени  выбора устройства.

Устройство работает следующим образом .

При распределении запросов счетчиком 5 осуществл етс  циклическое подключение абонентов (источников запросов ) к устройству через мультиплексоры 1 и 2, а счетчиком 6 поочередна  проверка процессоров (от первого до т-го) на незан тость и способность выполнить запрашиваемую функцию (прорамму ) , Особенность работы устройства заключаетс  в том, что если все процессоры, способные выполнить зап- рашиваемую от k-ro абонента функцию, зан ты, to блокировки распределени  запросов от других абонентов не происходит , а после завершени  цикла подключени  к устройству всех абонен тов повтор етс  попытка распределени запроси от k-ro абонента.

Отображение зан тости процессоров осуществл етс  в регистре 7, в j-м разр де которого находитс  1, если j-й процессор не зан т, в противном случае в этом разр де находитс  О. Отображение функциональных возможностей процессоров осуществл етс  в блоке 4 пам ти,  чейка которого 4;; содержит 1 если j-й процессор способен выполнить функцию f;, в противном случае в ней находитс  О.

Рассмотрим более подробно процесс распределени  запросов, выставл емых абонентами на соответствующие входы 13 и сопровождаемые сигналами на соответствующих входах 14.

5

5

О

-5

5

0

„

При k-M состо нии счетчика 5 через мультиплексор 1 к выходу 15 подключа- етс  кодовый вход 13,,. запроса от k-ro абонента, а через мультиплексор 2 к входу выборки мультиплексора 3 вход 14, на котором содержитс  сигнал при наличии запроса от k-ro абонента . Код запрашиваемой функции f; с выхода мультиплексора 1 подаетс  на адресный вход строки блока 4 пам ти , на вход адреса столбца которого подаетс  код с выхода счетчика 6. На вход выборки блока 4 пам ти через мультиплексор 3 подаетс  содержимое j-ro разр да регистра 7 (j задаетс  счетчиком 6 и мен етс  от О до m числа, определ емого количеством процессоров ) .

Если в J-M разр де регистра 7 находитс  О, т.е. j-й процессор зан т , то сигнала на выходе мультиплексора 3 нет, выборки блока 4 пам ти не происходит и на его выходе сигнал не формируетс . В таком состо нии устройство находитс  до прихода очередного импульса с генератора 8, по которому содержимое счетчика 6 увеличиваетс  на 1 и к выходу мультиплексора 3 подключаетс  выход (j+1)-ro разр да регистра 7 и т.д., до момента нахождени  в выбранном разр де регистра 7 1. При считьюании через мультиплексор 3 1 на вход выборки блока 4 пам ти поступает сигнал, по которому происходит чтение  чейки 4 ;j блока 4 пам ти (адрес строки подаетс  с выхода мультиплексора 1, а адрес столбца с выхода счетчика 6).

Если в  чейке 4;: содержитс  О (j-й процессор не может вьтолн ть запрашиваемую функцию), то на выходе блока 4 пам ти сигнал не формируетс . Такое состо ние устройства сохран етс  до прихода очередного импульса с генератора 8.

Если в выбранной  чейке 4j: содержитс  1 (j-й процессор способен выполнить запрашиваемую функцию fj), то на выходе блока 4 пам ти формируетс  сигнал, по которо1-гу осуществл етс  выборка дешифратора 9. На j-м выходе дешифратора 9 при этом формируетс  сигнал загрузки j-ro процессора кодом запрашиваемой функции с выхода 15. По сигналу с JTTO выхода дешифратора 9 осуществл етс  также обнуление j-ro разр да регистра 7 готовности (запись 1 в этот разр д

происходит по сигналу , вырабатываемому J-M процессором после завершени  выполнени  им загруженной в него функции). После обнулени  j-ro разр да регистра 7 сигнал на выходе мультиплексора 3 пропадает, в результате чего сигнал на выходе блока 4 пам ти также пропадает: по заднему фронту этого сигнала на формирователе 11 импульса вьфабатываетс  короткий импульс, поступающий на вход выборки дешифратора 10. При этом на k-M выходе 18k по вл етс  сигнал подтверждени  k-му абоненту (источнику запросов) о завершении распределени  запроса. По сигналу с формировател  11 импульса через элемент ИЛИ 12 после выдачи сигнала подтверждени  абоненту осуществл етс  обнуление счетчика 6 и увеличение на 1 содержимого счетчика 5. При этом к выходам мультиплексоров 1 и 2 подаетс  информаци  с входов 13 и 14 от ()-гo абонента.

Если при изменении состо ний счет чика 6 от О до т на выходе блока 4 пам ти сигнала не формируетс , что происходит, если все процессоры, способные выполнить распредел емый запрос от k-ro абонента, зан ты, то по сигналу переноса со счетчика 6 содержимое счетчика 5 увеличиваетс  и начинаетс  распределение от (k + + 1)-го абонента. Таким образом, на рассматриваемом цикле распределени  запорос от k-ro абонента остаетс  не распределенным, при этом, k-й абонент запроса не снимает. Попытка распределени  запроса от k-ro абонента циклически повтор етс  калздый раз, когда в счетчике 5 формируетс  адрес этого абонента (номер абонента - k). Если через мультиплексор 1 и 2 к устройству подключаетс  абонент, не выставивший запроса (на соответствующем входе 14 устройства - О), то на выходе мультиплексора 2 сигнал не (формируетс , выборки мультиплексора 3 и блока 4 пам т и не происходит и соответственно распределение не осуществл етс . При этом опрос следующего по очереди абонента происходит при увеличении содержимого счетчика 5 сигналом переноса с счетчика 6.

Claims (1)

1. Формула изобретени  Устройство дл  распределени  заданий процессорам, содержащее три мультиплексора , блок пам ти, два счетчи

   ходы первого счетчика подключены к управл ющим входам первого и второго мультиплексоров, выход генератора импульсов подключен к счетному входу второго счетчика, информационные выходы которого соединены с первыми уп равл ющими входами третьего мультиплексора , отличающеес  тем, что, с целью упрощени , в него введены два дешифратора, формирователь импульсов и элемент ИЛИ, причем выходы первого мультиплексора подключены к выходу данных устройства и к первым входам адреса блока пам ти, вход выборки блока пам ти подключен к выходу третьего мультиплексора, вы- ;годы второго счетчика подключены к вторым входам адреса блока пам ти, к информационным входам первого де- шифратора, выход блока пам ти подключен к входу формировател  импульса и к управл ющему входу первого дешифратора , выход формировател  импульса подключен к первому входу элемента ИЛИ и к управл ющему входу второго дешифратора, выходы второго дешифратора подключены к выходам подтверждени  выбора устройства,.выход переноса второго счетчика подключен к второму входу элемента ИЛИ, выход которого подключен к счетному входу первого счетчика и к входу сброса второподключены к информационным входам второго дешифратора, выход второго мультиплексора подключен к второму управл ющему входу третьего мультиплексора , информационные входы которого подключены к выходам регистра, группа выходов первого дешифратора подключена к группе выходов запроса устройства и к первой группе информационных входов регистра, втора  группа информационных входов которого подключена к группе входов зан тости процессора устройства, информационный входы первого мультиплексора подключены к кодовым входам запроса устройства, информационные входы второго мультиплексора подключены к входам подтверждени  запроса устройства.