SU1081638A1 - Устройство дл управлени обменом информации - Google Patents

Abstract

1. УСТРОЙСТВО ДЛЯ УПРАВЛЕНШ ОБМЕНОМ ИНФОРМАЦИИ, содержащее элемент И, два дешифратора, блок хранени  очередности обработки, блок хранени  признаков, первьй блок приоритетов , причем входна  шина адреса устройства соединена первым входом первого дешифратора и информационным входом блока хранени  очередности обработки, вход записи которого соедивен с выходом элемента И, входна  шина сигнала сопровождени  устройства соединен с вторым входом первого i дешифратора, выход которого соединен с входом записи блока хранени  признаков , информационный вход которого  вл етс  входной шиной признака устройства , выход блока хранени  признака соединен с первым управл ющим входом первого блока приоритета, второй управл ющий вход которого соединен с выходом второго дешифратора, вход которого соединен с выходом блока хранени  очередности обработки, о тличающеес  тем, что, с целью повышени  пропускной способности устройства, в него введены второй блок приоритета, регистр запросов, гдуппа элементов И, группа элементов ИЛИ и блок фиксации запросов, .причем первьш и второй входы элемента И соединены соответственно с входными шинами сигнала сопровождени  и признака устройства, единичный вход регистра запросов соединен с входной шиной запросов устройства, выход блока хранени  признаков соединен с первым управл ющим входом второго блока приоритета , выход регистра запросов соединен с информационными входами первого и второго блоков приоритета и блока фиксации запросов,. управл ющий вход которого соединен с вторым управл ющим входом второго блока приоритета и выходом первого блока приоритета , группы выходов первого и втоS рого блоков приоритета соединены соот (Л ветственно с первыми и вторыми входами соответствующих элементов ИЛИ группы , выходы которьк соединены с первыми входами соответствующих элементов И группы, выходы которых образуют выходную шину разрешени  вьшодов устройства , котора  соединена с входом считывани  блока хранени  призэо наков, нулевым входом регистра запросов и первым установочным входом 35 САЭ ЭО блока фикса:ции запросов, второй установочный вход которого  вл етс  входной шиной ответов устройства, первый выход блока фиксации запросов соединен с входом считывани  блока хранени  очередности обработки , а второй выход - с вторыми входами всех элементов И группы. 2. Устройство по п. 1, отличающеес  тем, что блок фиксации запросов содержит три элемента И, три элемента ИЛИ, элемент задержки, формирователь импульса

Description

и триггер, причем входы первого элемента ИЛИ образуют информационный вход блока, выход первого элемента ИЛИ соединен с первым входом первого элемента И и входом формировател  импульса, выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен с единичным входом трипера, нулевой вход которого соединен с выходом третьего элемента ИЛИ, входы которого образуют первый установочный вход блока, второй вход второго элемента ИЛИ соединен с выходом первого элемента И, второй вход которого  вл етс  вторым установочным входом блока, выход триггера соединен с первым входом второго элемента И, второй вход которого соединен с шиной тактовых импульсов устройства, шиной третьего элемента И  вл етс  первым выходом блока, выход второго элемента И через элемент задержки соединен с вторым выходом блока и первьм входом третьего элемента И, второй вход которого  вл етс  управл ющим входом блока.

Изобретение относитс  к вычислительной технике и может быть использовано дл  сопр жени  многомашинных к многопроцессорных систем предварительной обработки телеметрической информации с универсальными вычислительными машинами или с периферийными средствами регистрации и отображени .

Известно устройство дл  сопр жени , содержащее блок приема информации , буферный блок пам ти, блок выдачи данных, блок анализа состо ний, блок формировани  номера очереди, блок адреса данных, блок объема данных, причем вход - выход блока приема информации  вл етс  первым входом - выходом устройства, первый выход блока приема информации соединен с первым входом буферного блока пам ти, выходы которого соединены с первыми входами блока адреса данных и блока объема данных, вторые входы которых соединены с выходом блока выдачи данных, вход которого соединен с вторым выходом блока приема информации, третий выход которого соединен с первыми входами блока анализа состо ний и блока формировани  номера очереди, второй вход которого соединен с выходом блока объема данных и третьим входом блока адреса данных, выход которого соединен с входом блока приема информации первый выход блока формировани  номера очереди соединен с вторым вхо-.

дом блока анализа состо ний, выход которого соединен с третьим входом .блока формировани  номера очереди, второй выход которого соединен с вторым входом буферного блока пам ти , вход-выход блока выдачи данных  вл етс  вторым входом-выходом устройства ;

Недостатки устройства - сложность и низка  производительность, что обусловлено необходимостью работы с номером очереди, а также большим объемом, сложностью построени  и функционировани  запоминающего блока , выполненного на базе ассоциативной пам ти.

Наиболее близким к предлагаемому по технической сущности  вл етс  устройство дл  сопр жени , содержащее первый дешифратор, узел формировани  запроса ОЗУ, узел управлени , узел сопротивлени  с магистралью данных и команд, группу буферных накопителей, блок хранени  очередности обработки, блок формировани  послдовательности , состо ющий из второго дешифратора и блока приоритета, блок выдачи данных, блок хранени  объема данных и блок хранени  адреса данных., причем входы первого дешифратора соединены с выходами узла управлени  и узла сопр жени  с магистралью данных и команд, выходы узла сопр жени  с магистралью данных и команд соединены с информационными входами блока хранени  очеред31 ности обработки и буферных накопителей группы, входы записи которых соединены с соответствующими выходами первого дешифратора, первый выход узла управлени  соединен с входом записи блока хранени  очередности обработки, выход которого соединен с входом второго дешифратора, выходы которого соединены с первой группой входов блока приоритета, выходы которого соединены с входами считывани  соответствующих буферных накопи|Телей группы, первые выходы которых соединены с первыми входами блока хранени  объема данных и блока хранени  адреса данных, вторые входы которых соединены с выходом блока выдачи данных, вход которого соединен с вторым 1 ьгх6дом узла управлени  вторые выходы буферных накопителей группы соединены с второй группой входов блока приоритета, выход которого соединен с входом считывани  блока хранени  очередности обработки , выходы блока хранени  объема данных и блока хранени  адреса данных соединены соответственно с третьей группой входов блока приорите|Та и входом узла формировани  запjpoca ОЗУ, входы-выходы узла напр жени  с магистралью данных и команд и блока вьщачи данных  вл ютс  соответственно первым и вторым входамивыходами устройства 2 . Недостатком известного устройства  вл ютс  ограниченные функционал ные возможности, вследствие чего мо жет производитьс  только полное вос становление входной последовательности данных, поступивших на обрабо ку. При этом, если не закончена обработка некоторого сообщени , ко торое в соответствии с очередностью должно выводитс  в данный момент, т вывод приостанавливаетс . На практи ке среди множества параметров, поступающих на систему предварительной обработки телеметрической информации , есть как взаимосв занные параметры , чувствительные к пор дку еле довани , так и не завис щие от всех остальных параметры, изменение поло жени  которых в последовательности не отражаетс  на результатах обрабо ки. Вывод информации, относ щийс  к таким независимым параметрам, может производитс  без соблюдени  оче редности, что позвол ет уменьшить 8 веро тность задержки вывода из-за ожидани  завершени  обработки сообщени , которое должно выводитьс  в соответствии с очередностью. Цель изобретени  - повышение пропускной способности устройства. Поставленна  цель достигаетс  тем, что.в устройство дл  управлени  обменом информации, содержащее элемент И, два дешифратора, блок хранени  очередности обработки, блок хранени  признаков, первый блок приоритета, причем входна  шина адреса устройства соединена с первым входом первого дешифратора и информационным входом блока хранени  очередности обработки, вход записи которого соединен с выходом элемента И, входна  шина сигнала сопровождени  устройства соединена с вторым входом первого дешифратора, выход которого соединен с входом записи блока хранени  признаков, информационный вход которого  вл етс  входной ши.ной признака устройства, выход блока хранени  признака соединен с первым управл ющим входом первого блока приоритета , второй управл ющий вход которого соединен с выходом второго дешифратора , вход которого соединен с выходом блока хранени  очередности обработки, введены второй блок приоритета , регистр запросов, группа элементов И, группа элементов ИЛИ и блок фиксации запросов, причем первый и второй входы элемента И соединены соответственно с входными шинами сигнала сопровождени  и признака устройства, единичный вход регистра запросов соединен с входной шиной запросов устройства, выход блока хранени  признаков соединен с первым управл ющим входом второго блока приоритета, выход регистра запросов соединен с информационными входами первого и второго блоков приоритета и блока фиксации запросов, управл ющий вход которого соединен с вторым управл ющим входом второго блока приоритета и выходом первого блока приоритета, группы выходов первого и второго 0ЛОКОВ приоритета соединены соответственно с первыми и вторыми входами соответствующих элементов ИЖ группы, выходы которых соединены с первыми входами соответствующих элементов И группы, выходы которых образуют выходную шину разрешени  S выводаустройства, котора  соединена с входом считыванил блока хранени  признаков, нулевым входом регис ра запросов и первым установочным входом блока фиксации запросов, вто рой установочный .вход которого  вл  етс  входной шиной ответов устройст ва, первьй выход блока фиксации зап росов соединен с входом считывани  блока хранени  очередности обработки , а второй выход - с вторыми входами всех элементов И группы. Кроме того, блок фиксации запросов содержит три элемента И, три элемента ИЛИ, элемент задержки, фор мирователь импульса и триггер, причем входы первого элемента ИЛИ образуют информационный вход блока, выход первого элемента ИЛИ соединен с первым входом первого элемента И и входом формировател  И1 пульса, вы ход которого соединен с первым входом второго элемента ИЛИ, выход кот рого соединен с единичным входом триггера, нулевой вход которого соединен с выходом третьего элемента ИЛИ, входы которого образуют пер вый установочный вход блока, второй вход второго элемента ИЛИ соединен с выходом первого элемента И, второй вход которого  вл етс  вторым установочным входом блока, выход триггера соединен с первым входом второго элемента И, второй вход которого соединен с шиной тактовых импульсов устройства, выход третьего элемента И  вл етс  первым выходом блока, выход второго элемента И через элемент задержки соедине с вторым выходом блока и первым входом третьего элемента И, второй о вход которого  вл етс  управл ющим входом блока. На фиг. 1 приведена структурна  схема устройства дл  управлени  обменом информации, на фиг. 2 - струк турна  схема первого и второго блоков приоритета; на фиг. 3 - структу на  схема блока фиксации запросов. Устройство дл  управлени  обмейом информации (фиг.1) содержит элемент И 1, первый дешифратор 2, блок 3 хранени  очередности обрабо ки, блок 4 хранени  признаков, второй дешифратор 5, регистр 6 запросов , второй блок 7 приоритета, первый блок 8 приоритета, блок 9 фикса ции запросов, группу 10 элемен8 тон ИЛИ, группу элементов И, 12признака устройства входную шину 13сигнала сопровождевходную шину ни  устройства, входную шину 14 адреса устройства, входную шину 15 запросов устройства, входную шину 16 ответов устройства, выходную шину 17 разрешени  вывода устройства , внутренние шины 18-25 дл  передачи информации и управл ющих сигналов между блоками устройства. Первый блок 8 приоритета (фиг.2) содержит трехвходовые элементв И 26 и элемент ИЛИ 27. Число элементов И 26 и число входов элемента ИЛИ 27 соответствуют количеству устройств обработки в системе. Второй блок 7 приоритета (фиг.2) содержит двухвходовые элементы И 28, с одним инверсным входом и узел 29 приоритета, включающий двухвходовые элементы ИЛИ 30 и двухвходовые элементы И 31 с одним инверсным входом. Число элементов И 28 соответствует количеству устройств обработки в системе, а число входов узла 29 приоритета на единицу больше. Блок 9 фиксации запросов (фиг.З) содержит элемент ИЛИ 32, формирователь 33 импульса, элемент И 34, элементы ИШ 35 и 36, R6 -триггер 37, элемент И 38, элемент 39 задержки и элемент И 40. Первьй дешифратор 2 выполнен в виде потенционально-импульсного дешифратора , импульсый (второй) вход которого подключен к входной шине 13 сигнала сопровождени  устройства . Блок 3 хранени  очередности обработки может быть выполнен аналогично известному блоку. Блок работает следующим образом. Заноси1у1ые в блоке слова занос тс  в первьй крайний слева регистр, а затем с помощью тактовых импульсов продвигаютс  последовательно по регистрам , образующим  чейки пам ти, по направлению к выходу вправо. Первое поступившее слово продвигаетс  до выходного, Крайнего справа регистра . Последующие слова продвигаютс  до последнего свободного регистра . После считывани  информации из выходного регистра все содержимое блока 3 сдвигаетс  на один шаг вправо и в выходном регистре оказываетс  следующее слово. Запись и считывание информации производ тс  независимо друг от друга и могут выполн тьс  одновременно. Входы второго дешифратора 5 подключены непосредственно к выходному регистру блока Блок 4 хранени  признаков может быть выполнен в виде группы одноразр дных узлов, каждый из которых аналогичен блоку 3 хранени  очередности обработки. Количество узлов в блоке 4 соответствует количеству устройство обработки в системе. В узлах запоминаетс  одноразр дный признак зависимости сообщений, поступивших в устройства обработки, от очередности обработки. Информационные входы всех узлов блока 4 подклю чены к шине 12 признака устройства, а входы записи соединены с соответствующими выходами первого дешифратора 2. Таким образом, при передаче сооб щени  на обработку в i-e устройство обработки признак с шины 12 признака устройства записываетс  в узел блока 4 хранени  признаков, соответ ствующий i-му устройству обработки. Число элементов ИЛИ группы 10 соответствует количеству устройств обработки в системе. Количество элементов И группы 11 - количеству уст ройств обработки в системе. Устройство работает следующим образом. В системе предварительной обработки телеметрической информации, построенной на основе нескольких устройств обработки с внутренней пам тью (например, микро-ЭВМ), подключенных к системной магистрали св зи, имеетс  устройство диспетчеризации (на фиг. 1 устройства обработки и устройство диспетчеризации не показаны). В устройство диспетче ризации поступает поток телеметриче кой информации, представл ющий собо упор доченную последовательность из мерений множества различных парамет ров, которые должны обрабатыватьс  по разным алгоритмам. Устройство ди петчеризации в соответствии с некоторой заданной произвольной дисциплиной распредел ет данные по устрой ствам обработки. Данные вьщаютс  на обработку в виде сообщений, содержащих измерительную и служебную инфор мацию. Последн   указывает, по како му алгоритму следует обрабатывать данное сообщение, зависит ли оно от очередности обработки и т.ц. Закончив обработку, устройства обработки запрашивают разрешение на вывод . Результаты обработки могут выдаватьс , например, в универсальную ЭВМ или на усторойство регистрации . При прохождении данных через любое из устройств. обработки последовательность сохран етс . Однако в суммарном выходном потоке нескольких устройств обработки возможно нарушение входной последовательности, поступившей в систему из-за разброса времени обработки различных параметров . Задача восстановлени  последовательности решаетс  с помощью предлагаемого устройства дл  управлени  выводом, которое вьщает устройствам обработки разрешение на вывод в соответствии с очередностью обработки. Б ожидании разрешени  на вывод устройства обработки временно хран т выходные сообщени  в своих буферах. Объем этих буферов выбираетс  достаточным, чтобы не было простоев устройств обработки из-за их переполнени  во врем  ожидани  разрешени  на вывод, В процессе передачи сообщени  устройством диспетчеризации устройству обработки на информационные входы дешифратора 2 и блока 3 с шины 14 адреса поступает номер данного устройства обработки, а на входы блока 4 и элемента И 1 с шины 12 признака - признак зависимости передаваемого сообщени  от очередности обработки . С по влением сигнала сопровождени  на шине 13 дешифратор 2 формирует сигнал записи, по -которому признак зависимости записываетс  в тот узел блока 4, который соответствует данному устройству обработки. Зависимое от очередности обработки сообщение сопровождаетс  по шине 12 единицей, а независимое - нулем. Если сообщение зависит от очередности обработки, то сигнал сопровождени  проходит через элемент И 1 и поступает на вход записи блока 3, в котором запоминаетс  номер данного устройства обработки. Таким образом, в блоке 3 запоминаютс  номера устройств обработки в той очередности, в которой они получают сообщени . Причем запись производитс  только в том случае, если полученное устройством сообщение чувствительно к пор дку следова ни . В узлах блока 4 запоминаютс  признаки зависимости сообщений от очередности обработки в той последо вательности, в какой каждое устройство обработки получает сообщени . Запросы разрешени  на вывод пост пают от устройств обработки по шине 15 и запоминаютс  в регистре 6 запросов, который может быть выполнен , например, на R5 -триггерах, число которых соЪтветствует количеству устройства обработки. Запрос от устройства обработки устанавлива ет в 1 соответствующий этому устройству разр д регистра 6. С выхода регистра 6 запросы подаютс  на третьи входы блоков 7 и 8 приоритета. Первый блок 8 приоритета осущест л ет поиск за вки того устройства обработки, номер которого находитс  на выходе блока 3 хранени  очередно ти обработки. Выбор осуществл етс  следующим образом. Каждый из элементов И 26 блока 8 соответствует определенному устройству обработки системы. На первый вход i-ro элемента И 26 подаетс  от 1-го узла блока 4 по шине 18 призна зависимости того сообщени , которое стоит первым в i-м устройстве обработки . Второй вход подключен к i-му выходу второго дешифратора 5, а третий - к i-му разр ду регистра 6, Сигнал на выход i-ro элемента И 26 проходит, если есть за вка от i-ro устройства обработки, на выходе бло ка 3 находитс  номер i-ro устройств обработки и на выходе 1-го узла бло ка 4 - 1, что  вл етс  признаком зависимости сообщени  от пор дка сл довани . С выхода элемента И 26 сиг нал поступает на соответствующий выход группы выходов блока 8 и по щ не 23 подаетс  на первый из входов i-ro элемента ИЛИ группы 10 (на фиг. 2 не показано). Одновременно этот же сигнал проходит через элемент ИЛИ 27 и поступает на второй управл ющий вход блока 7 и управл ющий вход блока 9. Каждый из элементов И 28 блока 7 соответствует определенному устройству обработки системы. На пр мой вход i-ro элемента И 28 поступает по шине 20 сигнал за вки с i-ro разр да регистра 6, а на инверсный вход подаетс  от i-ro узла блока 4 по шине 18 признак зависимости сообщени  от очередности обработки. Сигнал проходит на выход i-ro элемента И 28, если есть за вка от i-ro устройства обработки и на выходе i-ro узла блока 4 находитс  О, что  вл етс  признаком нечувствительности сообщени  к пор дку следовани . Возможна ситуаци , когда несколько устройств обработки одновременно ожидают разрешени  на вывод сообщений, не зависимых от очередности обработки, поэтому сигналы с выходов элементов И 28 подаютс  на узел 29 приоритета, который пропускает на выход 1 с наиболее приоритетного входа. Узел 29 приоритета реализован по матричной схеме с помощью элементов ИЛИ 30 и элементов И 31 с одним инверсным входом. Приоритет входов понижаетс  от первого (верхнего) к последнему (нижнему ) . Вход с наивысшим приоритетом подключен к шине 21. На шине 21 по вл етс  1, если в блоке 8 произведен выбор устройства обработки в соответствии с очередностью по зависимым от пор дка следовани  сообщени м. При этом блокируетс  прохождение единиц на выход блока 7 с других входов узла 29 приоритета. Если на шине 21 находитс  О, то сигнал с наиболее приоритетного входа узла 29 проходит на соответствующий выход группы выходов блока 7 и подаетс  на второй вход соответствующего элемента ИЛИ группы 10. Выходы элементов ИЛИ группы 10 соединены с элементами И 11 таким образом, что сигнал с выхода i-ro элемента ИЛИ группы 10 поступает на первый из входов i-ro элемента И группы 11. Сигналы с щины 20 поступают на входы элемента ИЛИ 32 блока 9 синхронизации . С приходом первой за вки формирователь 33 импульса формирует импульс, которьй проходит через элемент ИЛИ 35 и устанавливает в единичное состо ние триггер 37. В результате тактовый импульс проходит через элемент И 38 и элемент 39 задержки на второй выход блока 9. Если на шине 1: находитс  1, то через элемент И 40 импульс проходит на первый выход блока 9 и по шине 24 поступает в блок 3, в котором осуществл етс  продвижение очереди из номеров устройств обработки. По шине 25 импульс поступает на вторые входы всех элементов И группы 11. Сигнал разрешени  вывода по вл етс  на том из разр дов шины 17, который соответствует .устройству обработки, выбранному блоками 8 или 7. Одновременно сигнал с выхода соответствующего элемента И группы 11 поступает в регистр 6, где сбрасывает соответствующий разрйд, в блок 4, где осуществл етс  продвижение очереди приз каков в соответствующем узле, и в блок 9, где проходит через элемент ИЛИ 36 и сбрасывает триггер 37. Выдача следуннцего разрешени  производитс  после получени  сигнала ответа по шине 16. При этом, если обслужены не все запросы на вывод и на выходе элемента ИЛИ 32 находитс  1, то сигнал ответа проходит через элемент И 34, элемент ИЛИ 35 и устанавливает триггер 37 в 1. Если все разр ды регистра 6 равны О, то сигнал ответа не проходит через элемент И 34,. Устройство будет находитьс  в состо нии ожидани  до поступлени  очередного запроса на вывод.

Таким образом, предлагаемое устройство обладает более широкими функциональными возможност ми и позвол ет дифференцировать чувствительные и нечувствительные к пор дку следовани  выводимые сообщени . Применение его в многомашинных системах уменьшает среднее врем  ожидани  разрешени  на вывод результатов обработки и обеспечивает получение более равномерного выходного потока.

фиг. 7

фиг. 2

Claims (2)

1. УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ОБМЕНОМ ИНФОРМАЦИИ, содержащее элемент И, два дешифратора, блок хранения очередности обработки, блок хранения признаков, первый блок приоритетов, причем входная шина адреса устройства соединена первым входом первого дешифратора и информационным' входом блока хранения очередности обработки, вход записи которого сое-‘ динен с выходом элемента И, входная шина сигнала сопровождения устройства соединен с вторым входом первого ι дешифратора, выход которого соединен с входом записи блока хранения признаков, информационный вход которого является входной шиной признака уст-, ройства, выход блока хранения признака соединен с первым управляющим входом первого блока приоритета, второй управляющий вход которого соединен с выходом второго дешифратора, вход которого соединен с выходом блока хранения очередности обработки, о тличающееся тем, что, с целью повышения пропускной способности устройства, в него введены второй блок приоритета, регистр запросов, группа элементов И, группа элементов ИЛИ и блок фиксации запросов,'’ причем первый и второй входы элемента И соединены соответственно с входными шинами сигнала сопровождения и признака устройства, единичный вход регистра запросов соединен с входной шиной запросов устройства, выход блока хранения признаков соединен с первым управляющим входом второго блока приоритета, выход регистра запросов соединен с информационными входами первого и второго блоков приоритета и блока фиксации запросов,. управляющий вход которого соединен с вторым управляющим входом второго блока приоритета и выходом первого блока приоритета, группы выходов первого и второго блоков приоритета соединены соответственно с первыми и вторыми входами соответствующих элементов ИЛИ группы, выходы которьк соединены с первыми входами соответствующих элементов И группы, выходы которых образуют выходную шину разрешения выводов устройства, которая соединена с входом считывания блока хранения признаков, нулевым входом регистра запросов и первым установочным входом блока фиксации запросов, второй установочный вход которого является входной шиной ответов устройства, первый выход блока фиксации запросов соединен с входом считывания блока хранения очередности обработки, а второй выход - с вторыми входами всех элементов И группы.

2. Устройство по п. 1, отличающееся тем, что блок фиксации запросов содержит три элемента И, три элемента ИЛИ, элемент задержки, формирователь импульса

SIL·,, 1081638 и триггер, причем входы первого элемента ИЛИ образуют информационный вход блока, выход первого элемента ИЛИ соединен с первым входом первого элемента И и входом формирователя импульса, выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен с единичным входом триггера, нулевой вход которого соединен с выходом третьего элемента ИЛИ, входы которого образуют первый установочный вход блока, второй вход второго элемента ИЛИ соединен с выходом пер вого элемента И, второй вход которого является вторым установочным входом блока, выход триггера соединен с первым входом второго элемента И, второй вход которого соединен с шиной тактовых импульсов устройства, шиной третьего элемента И является первым выходом блока, выход второго элемента И через элемент задержки соединен с вторым выходом блока и первым входом третьего элемента И, второй вход которого является управляющим входом блока.