SU805310A1

SU805310A1 - Многоканальное устройство приоритета

Info

Publication number: SU805310A1
Application number: SU782631211A
Authority: SU
Inventors: Николай Васильевич Кириченко; Валентин Александрович Калмыков; Дмитрий Павлович Сыпачевский; Александр Васильевич Сычев
Original assignee: Предприятие П/Я А-7160
Priority date: 1978-06-19
Filing date: 1978-06-19
Publication date: 1981-02-15

Description

;54) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ПРИОРИТЕТА

1

Изобретение относитс к вычислительной технике и может быть использовано в системах обработки данных дл управлени доступом к коллективно используемому ресурсу.

Известно многоканальное устройство приоритета, содержащее блок управлени , элемент ИЛИ, а в каждом канапе - триггер, три элемента И, три элемента ИЛИ, два элемента НЕ 13...

Однако устройство требует дл своей реализации элементы ИЛИ с различным числом входов, причем с увеличением числа каналов возрастает количество входов у элементов ИЛИ.

Наиболее близким к изобретению по технической сущности и достигаемому результату вл етс многоканальное устройство приоритета, содержащее узел управлени , выполненный в виде триггера, четырех элементов И и двух элементов НЕ, а каждый канал ус- ройства выполнен в виде триггера шести элементов И и четырех элементов НЕ 2.

Недостаток устройства состоит в том, что одна или более за вок, поступающих с частотой, равной частоте работы устройства, может обрабатыватьс непрерывно в то врем , как

за вки с более низкими частотами поступлени в это врем не обрабатываютс . Кроме того, использование этого устройства в троированных структуpax не представл етс возможным из-за того, что наличие одного отказа в устройстве приводит к отказу всего канала системы. Таким образом , устройство имеет малое быстродействие и низ-кую надежность.

Цель изобретени - повышение быстродействи и надежности.

Поставленна цель достигаетс тем, что в многоканальное устройство приоритета, содержащее блок управлени , выполненный в виде четырех элементов И и первого триггера, первый вход которого соединен с выходом первого элемента И блока управлени , а второй вход - с выходом второго элемента И блока управлени , а каждый канал выполнен в виде первого триггера и трех элементов И, третий и последующие каналы содержат дополнительно

5 элемент И и два элемента НЕ, второй канал содержит второй дополнительный элемент И, причем первый вход первого триггера канала соединен с соответствующим запросным входом устройства , второй вход первого триггера

анала .соединен с выходом первого лемента И канала, первый выход пер-ого триггера второго канала соединен первым входом п того элемента И того канала, в блок управлени ввеены мажоритарный элемент, второй третий триггеры, а в каждый канал ведены мажоритарный элемент, второй и третий триггеры, в первый канал введен один элемент ИЛИ, а во второй и последующие каналы - два элемента ИЛИ, причем выход мажоритарного элемента блока управлени соединен с первыми входами второго и третьего эле;:ементов И первого канала, вторые входы KOTOptJX соединены соответственно со вторым и первым выходами первого триггера первого канала, выход третьего элемента И блока управлени соединен с третьими вxoдa 1и вторых элементов И каналов, выход мажоритарного i;vTeMeHTa канала соединен с первым входом первого элемента И канала, выход третьего элемента И канала соединен в первом канале - с первым входом элемента ИЛИ/ во втором и последующем каналах - с первым входом первого элемента ИЛИ, выход мажоритарного элемента канала соединен в первом канале .- со вторым входом элемента ИЛИ, во втором и последующих каналах - со. вторым входом первого элемента ИЛИ, выход элемента ИЛИ первого канала соединен с перв ми входами второго и третьего элементов И второго канала,выход первого элемента ИЛИ канала соединен с первыми входами второго и третьего элементов И последующего канала, первый выход первого триггера первого канала соединен с первыми входами второго элемента ИЛИ и четвертого э.пемента И второго канала и со вторым входом п того элемента И второго канала, выход п того элемента И второго канала соединен с первыми входами второго элемента ИЛИ последующих каналов и четвертого элемента И последующих каналов, вторые входы первых элементов И каналов соединены с первым тактовым вводом устройства, выход второго элемента И канала соединен с первым входом второго триггера канала, первый выход второго триггера канала соединен с. первым входом третьего триггера канала , выход третьего триггера канала соединен с первьлм входом мажоритарного элемента канала и с соответствугощим выходом первой группы разрешающих выходов устройства, вторые и третьи входы мажоритарного элемента канала соединены с соответствующими входами первой и второй групп информационных всодов. устройства, выход мажоритарного элемента канала соединен с соответствующим выходом второй группы раэрешающих выходов устройства, вторые входы вторых триггеров каналов соединены с выходом второго элемента И блока управлени , первый, выход третьего триггера блока управлени соединен с первым входом третьего элеме.нта И блока управлени , со счетным входом второго триггера блока управлени , со счетными входами третих триггеров каналов, и с первым управл ющим выходом устройства, второй выход первого триггера канагла (кроме первого канала) соединен со вторым входом четвертого элемента И канала выход четвертого элемента И канала, через первый элемент НЕ канала соединен со вторым входом второго элемента И канала, первый выход первого триггера канала (кроме первого канала ) через второй элемент НЕ канала соединен со вторым входом второго элемента ИЛИ канала, выход второго элемента ИЛИ канала соединен со вторым входом третьего элемента И канала , выход первого элемента ИЛИ последнего канала соединен с первым входом первого элемента И блока управлени , .выход третьего элемента И блока управлени соединен со вторым входом первого элемента И. блока управлени , второй тактовый вход устройства соединен с первым входом второго элемента И блока управлени и со вторым входом третьего элемента И блока управлени , второй выход третьего триггера блока управлени соединен со вторым входом второго элемента И блока управлени , выход первого триггера блока управлени и первый управл ющий вход устройства соединены с пэрвым входом второго трк-ггера блока управлени , выход, второго триггера блока управлени соединен со вторым управл ющим выходом устройства и с первым входом мажоритарного элемента блока управлени , второй и третийвходы мажоритарного элемента блока управлени соединены соответственно с первым и вторым разрешающими входами устройства , ё. третий и четвертый управл ющие входы устройства через четвертый элемент И блока управлени соединены со счетным входом третьего триггера блока управлени .

На чертеже представлена структурна схема устройства.

Мно1 оканальное устройство приоритета содержит каналы 1-4, блок 5 управлени , каждый канал содержит мажоритарный элемент 6, третий триггер 7, второй триггер 8, второй элемент И 9, третий элемент И 10, пер-вый-элемент ИЛИ 11, второй и последующие каналы содержат первый .триггер 12, первый элемент И 13, первый элемент НЕ 14,. в.торой элемент ИЛИ 15 четвертый элемент И 16, второй элемент НЕ 17, только второй канал содержит п тый элемент И 18, блок 5 управлени содержит мажоритарный элемент 19,-второй триггер 20, пер

вый триггер 21, первый элемелт И 22 второй элемент И 23, третий элемент И 24, третий триггер 25, четвертый элемент И 26, третий 27 и четвертый 28 управл ющие входы, запросныевходы 29-32, выходы 33-36, образующие первую группу разрешающих выходов устройства, выходы 37-40, обраэук цие вторую группу разрешающих выходов устройства, входы 41-44, образующие первую группу информационных входов устройства, входы 45-48, образукндие вторую группу информационных входов устройства, второй управл ющий выход 49, первый управл ющий вход 50, первый тактовый вход 51, второй тактовый вход 52, первый 53 и второй 54 разЕ ешаквдие входы, первый управл ющий выход 55.

Триггеры 7 каналов 1-4 образуют вспомогательный регистр устройства, триггеры 8 каналов 1-4 образуют буферный регистр устройства, триггеры 12 каналов 1-4 образуют регистр индикации за вок устройства, элементы И 10, ИЛИ 11 образуют цепь переноса .

Устройство работает следующим образом .

В исходном состо нии все триггеры устройства наход тс в нулевом состо нии . .При подаче импульсов запуска на вход 50устройства, при наличии разрешающего потенциала на входе 28 и при подаче тактовых сигналов на входы 52, 51, 27 триггер.20 блока 5 управлени устанавливаетс в единичное состо ние, а затем устанавливаетс в единичное состо ние триггер 21 блока 5 управлени , после чего потверждаетс состо ние триггера 20 блока 5 управлени и триггер 21 блок управлени 5 устанавливаетс в нулевое состо ние и т.д. Этот режим вл етс режиг« Ом ожидани и по цепи сквозного переноса (т.е. через элементы И 10., ИЛИ 11 каналов 1-4) циркулирует сигнал переноса от выхода элемента 19 до входа элемента И 22 блока5 управлени .

При поступлении на входы 29-32 синалов за вок устанавливаютс в единичное состо ние соответствующие триггера 12 регистра индикации за вок и сигнал сквозного переноса через Один из элементов И 9 каналов 1-4 устанавливает в единичное состо ние Эриггер 8 соответствующего канала 2, единичное состо ние которого вл етс разрешением установки в 1 соответствующего триггера 7 каналов 1-4.

обеспечени приоритетной обработки за вок по входам 29 и 30, частота поступлени которых может быть невысокой, но реакци на них должна быть малой, предусмотрен приоритетны элемент И 18, выходной сигнал которого блокирует установку в единичное

состо ние соответствующих триггеров, начина с канала 3 устройства, н организует передачу сигнала сквозного переноса на вход элемента И 22 блока 5 управлени дл установки триггера 21 блока 5 управлени в единичное состо ние. Врем обработки за вок по каждому входу при условии отсутстви за вок по остальным входам в устройстве равно 2TQ, где TQ - цикл работы устройства, и не зависит

o от числа каналов устройства.

Принцип работы устройства, заключающийс в том, что после обработки некоторой за вки устройство переходит в режим анализа наличи за вки

5 в следующем канале., что обеспечиваетс наличием цепи сквозного переноса и соответствующего соединени ее входов и выходов с выходами и входами триггеров регистра индикации

0 за вок и вспомогательного регистра, позвол ет обрабатывать за ржи болееравномерно по -мере их поступлени , что приводит к увеличению быстродействи устройства.

Наличие мажоритарных элементов 6

5 в канале 1-4 позвол ет использовать устройство в троированных резервированных структурах за счет того , что выходы мажоритарных элементов соединены с цеп ми сброса триг0 геров индикации соответствующих за вок , а выходные сигналы этих м 1жоритарНых сигналов позвол ют сформировать сигнальа сквозного переноса только при. наличии этих сигналов более,

5 чем в двух каналах устройства.

Таким образом, введением мажоритарных элементов, кромеобеспечени надежных выходных сигналов устройства, организуетс его надежна внутренн

0 синхронизаци .

Claims

Формула изобретени

Многоканальное устройство Приоритета , . содержащее блок управлени , выполненный- в виде четырех элементов И и первого триггера, первый вход которого соединен с выходом первого элемента И блока управлени , а второй вход - с выходом второго элемента И блока управлени , а каждый канал выполнен в виде первого триггера и трех элементов И, третий и последующие кайалы содержат дополнительно элемент И и два элемента НЕ, второй канал содержит второй дополнительный элемент И, причем первый вход первого триггера канала соединен с соответствунвдим запросным входом устройства , второй вход первого триггера канала соединён с выходом первого элемента И канала, первый выход первого триггера второго канала соединен с.первым входом п того элемента И этого канала, отличающеес тем, что, с целью повышени быстродействи и надежности, блок управлени содержит мажоритарный элемент, второй и третий триггеры, а каждый канал содержитмажоритарный элемент, второй и третий триггеры, первый канал содержит элемент ИЛИ, второй и последующие каналы содержат два элемента ИЛИ, причем.выход мажоритарного элемента блока управлени соединен с первыми входами второго и трет его элементов И первого канала, вторые входы которых соединены соответственно со вторым и первым выходами первого триггера первого канала, выход третьего элемен та И блока управлени соединенС третьими входами вторых элементов И каналов, выход Мажоритарного элемента канала соедине с первым входом первого элемента И канала, выход третьего элемента И канала соединен в первом канале - с nepBfcivi входом элемента ИЛИ, во втором и последующих каналах - с первым входом первого элемента ИЛИ, выход мажоритарного элемента канала соединен в первом канале - со вторым входом элемента ИЛИ, во втором и последующих каналах - со вторым входом первого элемента ИЛИ, выход элемента ИЛИ первого канала соединен с первым входами второго и третьего элементов И второго канала, выход первого элемента ИЛИ канала соединен с первыми входами второго и третьего элементов И последующего канала, первый выход первого триггера первого канала соединен с первыми входами второго элемента ИЛИ и четвертого элемента И второго канала и со вторым входом п того элемента И второго канала выход п того элемента И второго канала соединен с первыми входами второго элемента ИЛИ последующих канало и четвертого элемента И последук дих каналов, вторые входы первых элементов И каналов соединены с первым так товым входом устройства, выход второго элемента И канала соединен с первым входом второго триггера канала , первый выход второго Tpjfrrepa ка нала соединён с первым входом третьего триггера канала, выход третьего триггера канала соединен с первым входом мажоритарного элемента канала и с соответствующим выходом первой группы разрешающих выходов устройства , вторые и третьи входы мажоритарного элемента канала соединены с соответствующими входами первой и второй групп информационных входов устройства , выход мажоритарного элемента канала соединен с соответствующим выходом второй группы рг1арешающих выходов устройства, вторые -входы вторых триггеров каналов соединены с выходом второго элемента И блока управлени , первый выход третьего триггера блока управлени соединен с первым входом третьего элемента И блока управлени , со счетньоь входом второго триггера блока управлени , со счетными входами третьих триггеров каналов, с первым управл ющим выходом устройства, второй выход первйго триггера канала (кроме первого канала) соединен со вторым входом четвертого элемента И канала, выход четвертого элемент И канала через первый элемент НЕ канала соединен со вторым выходом второго элемента И канала, первый выход первого триггера канала (кроме первого канала) через второй элемент НЕ канала соединен со вторым входом второго элемента ИЛИ канала, выход второго элемента ИЛИ канала соединен со вторым входом третьего элемента И канала, выход первого элемента ИЛИ последнего канала соединен с первым входом первого элемента И блока управлени , выход третьего элемента И блока управлени соединен со вторым входом первого элемента И блока управлени , второй тактовый вход устройства.соединен с первым входом второго элемента И блока управлени и со вторым входом третьего элемента И блока управлени , второй .выход третьего триггера блока управлени соединен со вторым входом второго элемента И блока управлени , выход первого триггера блока управлени и первый управл ющий вход устройства соединены с первым входом второго триггера блока управлени , выход второго триггера блока управлени соединен со вторым управл ющим выходом устройства и с первым входом мажоритарного элемента блока управлени , второй и третий входы мажоритарного элемента блока управлени соединены соответственно с первым и вторым разрешающими входами устройства, а третийи четвертый управл ющие входы устройства через четвертый элемент И блока управлени соединены со рчетным входом третьего триггера блока управлени . Источники информации, прин тые во внимаание при экспертизе 1.Авторское свидетельство СССР 209049, кл. G 06 F 9/18, 1972.
2.Авторское свидетельство СССР № 474807, кл. G 06 F 9/18, 1975 (прототип).