RU1820385C - Устройство дл мажоритарного выбора асинхронных сигналов - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в высоконадежных системах управлени  реальным временем. Сущность изобретени  состоит в расширении области применени  устройства за счет адаптации к классу решаемых резервируемыми блоками задач. В устройстве посто нно ведетс  контроль за временем расхождени  сигналов по информационным входам и по изменению этого времени корректируют максимальное врем  расхождени  сигналов либо в сторону уменьшени , либо в сторону, увеличени  в соответствии с классом решаемых задач. Устройство содержит триггеры, регистры, счетчик, коммутаторы, блоки сравнени  первой и второй групп, преобразователи кодов, мажоритарные элементы, элементы И, элементы ИЛИ, одновибраторы, элемент задержки, счетные узлы. 3 ил..

Description

ел

с

Изобретение относитс  к вычислительной технике и может быть использовано в высоконадежных системах управлени  реальным временем.

Цель изобретени  заключаетс  в расширении класса решаемых задач.

На фиг. 1 и 2 приведена функциональна  схема устройства дл  мажоритарного .выбора асинхронных сигналов.

Устройство содержит первый-седьмой триггеры 1-7, первый 8, второй 9, третий 10 регистры, счетчик 11, первый 12, второй 13 коммутаторы, первую группу сравнивающих устройств 14-16, вторую группу сравнивающих устройств 17-19, первый 20, второй 21 преобразователи кодов, первый 22, второй 23 мажоритарные элементы, четвертый 24, второй 25, третий 26 элементы И, первый 27, третий 28, четвертый 29, второй 30 элементы ИЛИ, второй 31, первый 32 одновибраторы , первый элемент И 33, элемент 34 задержки, счетные устройства 35-37, а в каждом из них счетчик 38, регистр 39, пер- вый-п тый триггеры 40-44. четвертый 45, третий 46. первый 47, второй 48 элементы И, первый 49, второй 50 элементы ИЛИ, выход 51 счетчика 38. а также первый-третий 52-54 информационные входы устройства, вход 55 синхронизации, информационный выход 56 устройства.

Устройство работает следующим образом .

В начальный момент времени работы устройства все элементы пам ти должны находитьс  в нулевом состо нии. В регистр 10 заноситс  предполагаемое значение максимального времени рассогласовани  прихода информационных сигналов по входам

00 ND О СО 00 СП

52-54, выраженное в условных единицах. Значение интервала времени определ етс  разр дностью счетчика 11 и периодом следовани  синхросигналов с входа 55. Цепи установки в исходное состо ние устройства на схеме не показаны. Дл  записи информации в регистр 10 могут использоватьс  как дополнительные информационные и синхронизирующий входы, так и входы, св занные дизъюнктивно с соответствующими входами данного регистра.

Информационные сигналы от трех резервируемых блоков поступают на входы 52-54. Пусть на вход 52 поступил единичный сигнал, который своим передним фронтом устанавливает триггер 1 в единичное состо ние . Сигнал с его пр мого выхода, пройд  через элемент ИЛИ 27, поступает на вход установки в единицу триггера 7. По очёред ному импульсу с входа 55 триггер7 устанавливаетс  в единичное состо ние. Единичный сигнал с егр пр мого выхода своим передним фронтом переписывает в счетчик 11 значение кода времени с выходе регистра 10, а поступа  на разрешающий вход, разрешает работу счетчика 11 в режиме вычитани  импульсов с входа 55. Начинаетс  отсчет максимального времени рассогласовани  поступлени  сигналов по входам 52-54.

Далее возможны два варианта работы устройства: в течение времени максимального рассогласовани  поступил хоть один единичный сигнал на другие информационные входы (А), в течение времени максимального рассогласовани  не поступило ни одного сигнала на другие информационные входы (Б).

Вариант А. Сигнал, первым поступивший на вход 52, своим задним фронтом устанавливает триггер 4 в единичное состо ние. Сигнал, поступающий на другой вход, допустим на вход 53, устанавливает триггер 2 в единичное состо ние. В результате на выходе мажоритарного элемента 22 по вл етс  единичный сигнал, который через открытый элемент И 33 поступает на информационный выход 56. Начинаетс ; .формирование выходного Сигнала. Своим заднем фронтом сигнал с входа 53 устанавливает триггер 5 в единичное состо ние. На выходе мажоритарного элемента 23 по вл етс  единичный сигнал, который закрывает элемент И 33. Таким образом, на выходе 56 будет сформирован сигнал, равный по длительности сигналу с входа 53. Если до окон чани  максимального времени рассогласовани  по входу 54 поступит,сигнал , то установка триггеров 3 и 6 в единичное состо ние никак не повли ет на процесс формировани  выходного сигнала.

По окончании максимального времени рассогласовани  прихода сигналов счетчик

11 обнул етс . На выходе элемента ИЛИ 30 по вл етс  задний фронт единичного сигнала , который запускает одновибратор 32. Единичный сигнал с его выхода устанавливает триггеры 1-7 в нулевое состо ние. Устройство готовок обработке очередного бита информации;

Вариант Б. Если до окончани  максимального времени рассогласовани  сигналов ни по одному из входов 53, 54 не

поступили сигналы, то единичный сигнал на выходе 56 сформирован не будет, а импульс с выхода одновибратора 32 установит триггеры 1,4 и 7 в нулевое состо ние. В этом случае считаетс , что по входу 52 прошел

недостоверный сигнал.

Но во врем  работы резервируемых блоков может измен тьс  максимальное врем  рассогласовани  приходов сигналов. Это может происходить при переходе от

одного класса задач к решению задач другого класса, требующих другое врем  решени  . Фиксированный интервал максимального времени рассогласовани , таким образом, может нарушить алгоритм формировани  выходного сигнала. Поэтому устройстве предусмотрено изменение этого интервала в соответствии с измен ющимс  временем поступлени  информационных сигналов на входы 52-54. Происходит это следующим образом.

В устройстве есть три счетных устройства , каждое из которых считает максималь- ное врем  расхождени  прихода сигналов относительно других входов. Счетное уст- ройство 35 определ ет это врем , счита , что сигнал по входу 52 пришел первым. Счетное устройство 36 предполагает, что

сигнал по входу 53 пришел первым. Счетное устройство 37 предполагает, что сигнал по входу 54 пришел первым. Но так как сигнал только по одному входу может прийти первым , то одно счетное устройство правильно

просчитает максимальное врем  расхождени  сигналов, а два других просчитают это врем  относителъносигналов из следующих тактов. Следовательно, после того, как во всех счетных устройствах 35-37 закончитс  процесс определени  времени расхождени  сигналов, достоверное врем  будет в том счетном устройстве, в котором это врем  максимально. На фиг. 3 показан случай, когда первым приходит сигнал по входу 52.

Рассмотрим, как определ етс  врем  расхождени  сигналов в счетном устройст-ве 35. Счетные устройства 36 ,37 работают аналогично, но относительно входов 53 и 54 соответственно.

Сигнал с входа 52 устанавливает своим передним фронтом триггер 40 в единичное состо ние. Единичный сигнал с его пр мого выхода открывает элемент И 45 дл  импуль- .сов с входа 55 на счетный вход счетчика 38. Начинаетс  отсчет времени рассогласовани  сигналов. Своим задним фронтом сиг- нал с входа 52 устанавливает триггер 41 в единичное состо ние. Открываетс  элемент И 46. Теперь любой импульс с входа 52 проходит через элементы И 46, ИЛИ 50 на установку счетного устройства 35 в исход- ное состо ние, так как до прихода сигналов по входам 53, 54 по входу 52 поступил второй сигнал. Это означает, что первый сигнал был ложным. При этом триггеры 40 и 4.1 остаютс  в единичном состо нии, начина  отсчет времени от второго сигнала. Если второй импульс по входу 52 не поступает, то сигналы с входов 53, 54 своими задними фронтами устанавливают триггеры 42. 43 соответственно в единичное состо ние. По- еле того, как на двух входах установки в единицу триггера 44 по вл ютс  единичные сигналы, очередной импульс с входа 55 переводит его в единичное состо ние. Это означает , что после прихода сигнала по входу 52 поступили сигналы к входам 53, 54, поэтому необходимо прекращать процесс определени  времени рассогласовани  прихода сигналов, Передний фронт единичного сигнала с выхода триггера 44 записы- вает в регистр 39 код с выхода счетчика 38.

Коды с выходов регистров 39 всех счетных устройств 35-37 поступают на сравнивающие устройства 14-16. На них происходит попарное сравнение кодов. Ре- зультаты сравнени  поступают на входы преобразовател  20 кодов. Преобразователь кодов измен ет код таким образом, чтобы коммутатор 12 был открыт дл  минимального кода, потому что, как это уже от- мечалось выше, только этот код  вл етс  достоверным. Но проход кода через коммутатор 12 разрешаетс  только в том случае, когда все счетные устройства 35-37 закончили процесс определени  времени расхож- дени  сигналов, о чем свидетельствует единичный сигнал с выхода элемента И 25. Этот сигнал открывает элемент И 26, очередной импульс с входа 55 проходит на его выход и своим задним фронтом производит запись кода в регистр 9, поскольку запись в этот регистр разрешает нулевой сигнал с выхода элемента ИЛИ 29. Этот же сигнал запрещает запись кода в регистр 8. Сигнал с выхода элемента И 26, кроме того, устанавливает все счетные устройства 35-37 и исходное (нулевое) состо ние.

Но код, записанный в регистре 9, нельз  считать кодом максимального времени рассогласовани  прихода сигналов, так как он был определен в течение одного цикла. Поэтому после определени  кода времени расхождени  и записи его в регистр 9 счетные устройства 35-37 вновь начинают подсчет времени расхождени  сигналов, а единичный сигнал с выхода элемента ИЛИ 29 открывает регистр 8 дл  записи кода с выхода коммутатора 12. Следовательно, второй код времени рассогласовани  записываетс  в регистр 8. Коды с выходов регистров 8, 9 и коммутатора 12 поступают на входы сравнивающих устройств 17-19, где происходит их попарное сравнение. Преобразователь 21 кодов измен ет код таким образом, чтобы коммутатор 13 был открыт дл  максимального кода, так как определ етс  максималь- ный код времени рассогласовани  поступлени  сигналов по входам 52-54. Когда счетные устройства 35-37 в третий раз определ т код времени расхождени  сигналов , сигнал с выхода элемента И 26 проходит через элемент И 24 и своим передним фронтом производит запись максимального кода рассогласовани  времени в регистр 10. Кроме того, сигнал с выхода элемента И 24 запускает передним фронтом одновибратор 3.1, в результате чего регистры 8, 9 устанавливаютс  в нулевое состо ние,

Claims (1)

1. Формула изобретени  Устройство дл  мажоритарного выбора асинхронных сигналов, содержащее семь триггеров, два мажоритарных элемента, элемент задержки, три элемента И и два элемента ИЛИ, причем пр мые выходы с первого по третий триггеров подключены к соответствующим входам первого мажоритарного элемента, соединенного выходом с пр мым входом первого элемента И, пр мые выходы с четвертого по шестой триггеров подключены соответственно к первому, второму.и третьему входам второго мажоритарного элемента, соединенного выходом с инверсным входом первого элемента И, выход которого  вл етс  информационным выходом устройства, единичные входы с первого по третий триггеров  вл ютс  соответственно первым, вторым и третьим информационными входами устройства, отличающеес  тем, что, с целью расширени  класса решаемых задач, в устройство введены две группы блоков сравнени , первый и второй преобразователи кодов, первый и второй коммутаторы, пер- &ый, второй и третий регистры, первый счетчик , .первый и второй одновибраторы.

   четвертый элемент И; третий и четвертый элементы ИЛИ и первый, второй и третий счетные узлы, каждый из которых включает с восьмого по двенадцатый триггеры, с п того по восьмой элементы И, п тый и шестой элементы ИЛИ, второй счетчик и четвертый регистр, пр мые выходы первого, второго и третьего триггеров подключены к соответствующим входам второго элемента ИЛИ, св занного выходом с единичным входом седьмого триггера, подключенного выходом к входу разрешени  записи первого счетчика, вычитающий вход первого счетчика объединен с первым входом второго элемента И, с синхронизирующим входом седьмого триггера, с первым входом п того элемента И каждого счетного узла и  вл етс  входом синхронизации устройства, а группа разр дных выходов первого счетчика подключена к входам третьего элемента ИЛИ, соединенного выходом с входом запуска первого одновибратора, подключенного выходом к входам обнулени  с первого по седьмой триггеров, единичный и синхронизирующий входы четвертого триггера св заны с единичным входом восьмого триггера с единичным и синхронизирующим входом дев того триггера и. с первым входом шестого элемента И каждого счетного узла,еди- . ничныйи синхронизирующий входы п того триггера подключены к единичному входу второго триггера и первому входу седьмого элемента И каждого счетного узла, единичный и счетный входы шестого триггера св заны с единичным входом третьего триггера и с первым входом восьмого элемента И каждого счетного узла, в каждом счетном узле пр мой выход восьмого триггера подключен к второму входу п того элемента И, к вторым уходам седьмого и восьмого элементов И,°соединенных пр мыми выходами с объединенными единичным и синхронизирующим входами соответственно дес того и одиннадцатого триггеров, подключенных пр мыми выходами соответственно к первому и второму единичным входам двенадцатого триггера, соединенного синхронизирующим входом С выходом п того элемента И и со счетным входом второго счетчика, а пр мым выходом - с входом разрешени  записи четвертого регистра и вторым входом шестого элемента И, подключенного третьим входом к пр мому выходу дев того триггера, а выходом - к первому входу п того элемента ИЛИ, св занного выходом с входом обнулени  четвертого регистра, дес того, одиннадцатого и двенадцатого триггеров и входом обнулени  второго счетчика, подключенного группой разр дных выходов к группе

   информационных входов четвертого регистра , выход шестого элемента ИЛИ подключен к соответствующему входу третьего элемента И. в каждом счетном узле вторые

   входы п того элемента ИЛИ подключены к входам обнулени  восьмого и дев того триггеров и через элемент задержки - к выходу второго элемента И и к первому входу дев того элемента И и входам синхронизации

   0 первого и второго регистров, св занных входами обнулени  с выходом второго одно- вибратора, группами информационных входов - с группой выходов первого коммутатора, с первыми группами инфор5 мационных входов первого и второго блоков сравнени  второй группы и с первым информационным входом второго коммутатора, входами разрешени -записи - с выходом седьмого элемента ИЛИ и вторым входом

   0 дев того элемента И, подключенного третьим входом к выходу восьмого элемента ИЛИ, соединенного группой входов с группой выходов первого регистра, с второй группой информационных входов второго

   5 блока сравнени  второй группы, с первой

   . группой информационных входов третьего

   блока сравнени  второй группы и с второй

   группой информационных входов второго

   коммутатора, подключенного третьей груп0 пой информационных входов к вторым группам информационных входов первого и третьего блоков сравнени  второй группы, к группе выходов второго регистра и группе входов седьмого элемента ИЛИ, выходы

   5 первого, второго и третьего блоков сравнени  второй группы св заны с входами первого преобразовател  кодов, подключенного первым, вторым и третьим выходами к соответствующим управл ю0 щим входам второго коммутатора, подключенного группой выходов к группе информационных входов третьего регистра, соединенного синхронизирующим входом с выходом дев того элемента И и входом за5 пуска второго одновибратора, подключенного группой выходов к группе информационных входов первого счетчика , выходы блоков сравнени  первой группы св заны с входами второго

   0 преобразовател  кодов, подключенного первым, вторым и третьим выходами к соответствующим управл ющим входам первого коммутатора, соединенного соответствующими информационными

   5 входами с выходом третьего элемента И и вторым, входом второго элемента И, перва  группа информационных входов первого коммутатора подключена к группе выходов четвертого регистра и группе входов шестого элемента ИЛИ первого счетного узла, к первой группе информацией- ных входов первого и третьего блоков сравнени  первой группы, втора  группа информационных входов первого коммутатора св зана с группой выходов четвертого регистра и входами шестого элемента ИЛИ второго счетного узла, второй группой информационных входов первого блока сравнени  первой группы и с первой группой

   информационных входов второго блока сравнени  первой группы, треть  группа информационных входов первого коммутатора подключена к группе выходов четвертого регистра и входам шестого элемента ИЛИ третьего счётного узла, а также к вторым группам информационных входов второго и третьего блоков сравнени  первой группы.

   d

   е

   Фиг1

   9

   л т

   Quit

   Фиг.З