SU1487020A1 - Устройство для синхронизации вычислительной системы - Google Patents

Description

Изобретение относится к вычислительной технике и может быть использовано при построении вычислительных систем на базе нескольких однотипных цифровых вычислительных машин. Отличительной особенностью устройства является то, что оно обеспечиваеТувеличение точности синхронизации за счет исключения резкого изменения длительности цикла выработки сигналов и сокращения величины рассинхронизации с

Изобретение относится к вычислительной технике и может быть использовано при построении вычислительных систем на базе нескольких однотипных цифровых вычислительных машин.

Целью изобретения является увеличение точности синхронизации.

На фиг. 1 приведена схема устройства; на фиг. 2 — схема узла управления; на фиг. 3—6 — временные диаграммы работы устройства.

Устройство содержит задающий генератор 1, счетчик 2, дешифратор.3, элемент И 4, триггер 5, группу 6 выходов, триггер 7, счетчик 8, регистр 9, триггер 10, регистр 11, вход 12 точного времени, регистр 13, блок 14 сравнения, блок 15 управления, группу 16 входов блока, синхровход 17 блока управления, группу 18 выходов блока управления,

2

сигналом точного времени до величины нестабильности задающего генератора за период следования сигналов точного времени, при этом производится плавное приведение начала цикла выработки сигналов устройства в зону совпадения с сигналом точного времени общей системы отсчета и точная подсинхронизация в зоне совпадения начала цикла выработки сигналов с сигналом точного времени. В зоне совпадения проводится определение величины несинхронное™, вызванной нестабильностью задающего генератора, за период между двумя сигналами точного времени и формирование длительности цикла выработки сигналов при пропадании сигналов точного времени с учетом измеренной величины несинхронное™. Целью изобретения является увеличение точности синхронизации. Поставленная цель достигается за счет введения регистра, новых связей и нового выполнения блока управления. 1 з. п. ф-лы, 6 ил.

вход 19 признака совпадения блока управления, входы 20 и 21 номера цикла блока управления, вход 22 признака знака несовпадения блока управления.

Блок 15 управления содержит элемент НЕ 23, элементы И 24 и 25, элементы НЕ 26, селекторы 27 группы 28, регистр 29, селекторы 30 группы 31, регистры 32 и 33, узел 34 сравнения и триггер 35.

Устройство работает следующим образом.

Устройство является индивидуальным и независимо от других устройств синхронизирует одну ЦВМ вычислительной системы с сигналами точного времени общей системы отсчета, поступающими на вход 12 точного времени с точностью, определяемой нестабильностью задающего генератора I за период между двумя последовательδ и , ,, 1487020

1487020

3

но поступающими сигналами точного времени.

Задающим генератором 1 формируется серия тактовых импульсов, которая поступает на счетный вход счетчика 2.

По состояниям счетчика 2 на выходах дешифратора 3 при работе устройства формируется т выходных сигналов в каждом цикле выработки управляющих сигналов. Последний (т + 1)-й сигнал цикла формируется на выходе элемента И 4 в зоне совпадения в момент сравнения значения I младших разрядов счетчика 2 и значения регистра 13, т. е. при появлении сигнала на выходе блока 14 сравнения.

Начало зоны совпадения (единичный сигнал на выходе триггера 5) формирует выходной сигнал т дешифратора 3, который поступает на вход установки в «1» триггера 5. Конец зоны совпадения формирует выходной сигнал 1 дешифратора 3, который поступает на вход сброса в «0» триггера 5. Выходные сигналы дешифратора 3—2,3— т—1 — выходной сигнал элемента И 4 через выходы б устройства поступают на управляющие входы ЦВМ вычислительной системы. По появлении сигнала на выходе элемента И 4 производится увеличение на единицу значения счетчика 8 и сброс в «0» счетчика 2, т. е. переход на следующий цикл выработки управляющих сигналов.

Синхронизация начала цикла выработки управляющих сигналов с сигналом точного времени производится изменением в некоторых пределах длительности цикла. Длительность цикла выработки управляющих сигналов определяется выражением

Τ=Τ₀+Ν·(,

где То — минимальная длительность цикла, соответствует времени появления сигнала т на выходе дешифратора 3;

Л' — величина изменения длительности цикла;

I — период следования импульсов задающего генератора 1.

Величина изменения длительности цикла вырабатывается в блоке 15 управления, поступает на входы регистра 13 через группу 18 выходов и может изменяться в пределах от 0 до 2* —1.

Определение величины изменения длительности цикла производится по информации группы 16 входов блока 15 управления о взаимном положении начала цикла выработки управляющих сигналов и последнего пришедшего по входу 12 сигнала точного времени общей системы отсчета.

В состав указанной информации входят признак попадания сигнала точного времени в зону совпадения (единичный сигнал на выходе триггера 7), значение старше4

го разряда счетчика 2 (выход триггера 10) и младших I разрядов счетчика 2 (код в регистре 11) в момент прихода сигнала точного времени для однозначного определения положения сигнала точного времени в зоне совпадения с точностью одного такта частоты задающего генератора 1.

Дополнительно для определения факта прихода сигнала точного времени в данном цикле выработки управляющих сигналов в регистре 9 фиксируется номер цикла (значение счетчика 8) в момент прихода последнего сигнала точного времени, и в блок 15 управления через синхровход 17 поступает выходной сигнал т дешифратора 3.

В блоке 15 управления производится формирование признака прихода сигнала точного времени в данном цикле (единичный сигнал на инверсном выходе триггера 35) как результат сравнения на выходе узла 34 сравнения информации группы входов блока 15 управления данного цикла и аналогичной информации прошлого цикла (код в регистре 33). Признак прихода сигнала точного времени и признак попадания этого сигнала в зону совпадения (единичный сигнал на входе 19 блока 15 управления) через элементы НЕ 23, элементы И 24 и 25 управляют работой селекторов 30 группы 31.

Через селекторы 30 группы 31 в случае отсутствия сигналов точного времени или при попадании этих сигналов вне зоны совпадения на группу 18 выходов блока 15 управления поступает код Ν_ϋ из регистра 29. В этом случае длительность цикла выработки управляющих сигналов Т соответствует номинальному периоду следования сигналов точного времени.

В случае прихода сигналов точного времени вне зоны совпадения на выходы селекторов 30 группы 31 поступает через селекторы 27 группы 28 в прямой или инверсной форме код ΔΑί с регистра 32. Код Δ/У поступает в прямой форме в случае прихода сигнала точного времени в младшей половине цикла выработки управляющих сигналов и приводит к увеличению длительности цикла. Код Δ/ν поступает в инверсной форме в случае прихода сигнала точного времени в старшей половине цикла выработки управляющих сигналов и приводит к уменьшению длительности цикла выработки управляющих сигналов.

В случае прихода сигнала точного времени в зоне совпадения на выходы селекторов 30 группы 31 поступает код, соответствующий значению младших разрядов счетчика 2 в момент прихода сигнала точного времени, что приводит к изменению длительности цикла выработки управляющих сигналов точно на величину несинхронности с сигналом точного времени.

1487020

5

Рассмотрим работу устройства при выполнении режима приведения при нахождении сигнала точного времени в первой половине цикла выработки управляющих сигналов (временная диаграмма фиг. 3).

В момент времени £ι, во время появления по входу 12 сигнала точного времени, сигнал поступает на стробирующие входы триггеров 7, 10 и регистров 9 и 11. При этом на входах группы 16 блока 15 управления появляется информация о моменте прихода сигнала точного времени, которая отличается от аналогичной информации предыдущего цикла в регистре 32, в результате чего на выходе блока 34 сравнения появляется нулевой сигнал.

В момент времени /₂, во время появления на выходе дешифратора 3 сигнала т, сигнал поступает на единичный вход триггера 5, синхровход 17 блока 15 управления и вход разрешения записи регистра 13.

Триггер 5 переключается, в единичный сигнал с его выхода поступает на вход элемента И 4 и информационный вход триггера 7. При этом элемент И 4 подготавливается для пропускания сигнала с выхода блока 14 сравнения. Сигнал через синхровход 17 блока 15 управления поступает на стробирующие входы триггера 22 и регистра 33. В триггер 35 проводится запись нулевого сигнала с выхода узла 34 сравнения, при этом единичный сигнал с его инверсного выхода поступает на вход элемента И 24. На другой вход элемента И 24 поступает единичный сигнал с выхода элемента НЕ 23, нулевой сигнал на вход которого поступает с выхода триггера 7 через вход 19 блока 15 управления. Единичный сигнал с выхода элемента И 24 готовит селекторы 30 группы 31 для пропускания информации с выходов селекторов 27 группы 28. Сигнал точного времени приходит при нулевом значении старшего разряда счетчика 2, поэтому в триггер 10 записывается нулевой сигнал, который через вход 22 блока 15 управления поступает на вход элемента НЕ 26. Единичный сигнал с выхода элемента НЕ 26 готовит селекторы 27 группы 28 для пропускания информации с прямых выходов регистра 19. Таким образом, код ΔΝ с регистра 32 в пря.г мой форме через селекторы 27 группы 28, селекторы 30 группы 31 и выходы группы 18 блока 15 управления поступает на вход регистра 43 и записывается в него по сигналу с выхода дешифратора 3.

В момент времени /з происходит сравнение информации, поступающей на первые входы блока 14 сравнения с выходов младших разрядов счетчика 2, и информации, поступающей на вторые входы блока 14 сравнения с выходов регистра 13. Единичный сигнал с выхода блока 14 сравнения через элемент И 4 поступает на выход п устройства, увеличивает на единицу значе6

ние счетчика 8 и обнуляет счетчик 2, т. е. заканчивается удлиненный цикл выработки управляющих сигналов.

В момент времени (₄, когда сигнал точного времени по входу 12 приходит в зоне совпадения, на выходе триггера 7 появляется единичный сигнал, который _ через вход 19 блока 15 управления готовит блок 15 управления для работы в режиме подсинхронизации.

При этом изменяется на нулевое значение сигналов на выходах узла 34. сравнения и элемента НЕ 23, запрещается пропускание сигнала через элементы И 24 и 25 и готовится пропускание информации через селекторы 30 группы 31 с входом блока 15 управления.

В момент времени когда появляется сигнал на первом выходе дешифратора 3, обнуляется триггер 5 и нулевой сигнал с его выхода запрещает пропускание информации через элемент И 4 с выхода блока 14 сравнения.

В момент времени ζ, когда сравнивается в блоке 14 сравнения значение младших разрядов счетчика 2 и кода в регистре 13 вне зоны совпадения, сигнал с выхода схемы 14 сравнения через элемент И 4 не проходит.

Рассмотрим работу устройства при выполнении режима приведения при нахождении сигнала точного времени во второй половине цикла выработки управляющих сигналов (временная диаграмма фиг. 4).

В момент времени С по шине 12 приходит сигнал точного времени обшей системы отсчета, при этом производится запись информации в триггеры 7 и 10 и регистры 9 и 11, что приводит к изменению информации на входах блока 15 управления и первых входах узла 34 сравнения.

В момент времени 1-2 сигнал с выхода т дешифратора 3 устанавливает в единичное состояние триггер 5 и производит другие действия, описанные для момента времени ί₂ на фиг. 3. Отличием является то, что сигнал точного времени устанавливает в единичное состояние триггер 10, единичный сигнал с выхода которого обеспечивает пропускание кода с регистра 32 в инверсной форме через селекторы 27 группы 28, селекторы 30 группы 31 и группу 17 выходов блока 15 управления на вход регистра 13. Сравнение значения младших разрядов счетчика 2 и кода в регистре 13 происходит в самом начале зоны совпадения, и формируется укороченный цикл выработки управляющих сигналов.

В момент времени /₃ появляется сигнал на первом выходе дешифратора 3, который обнуляет триггер 5, нулевой сигнал с выхода которого запрещает пропускание информации через элемент И 4 с выхода блока 14 сравнения.

1487020

В момент времени Ц появляется сигнал на выходе дешифратора 3, который устанавливает в единичное состояние триггер 5 и поступает на синхровход 17 блока 15 управления и вход регистра 13. К этому времени с момента появления сигнала на выходе т дешифратора 3 в предыдущем цикле не было прихода сигнала точного времени, поэтому не было изменения информации на входах блока 34 сравнения. В этом случае работа блока 15 управления происходит так же, как при отсутствии или пропадании вне зоны совпадения сигнала точного времени. Единичный сигнал с выхода узла 34 сравнения записывается в триггер 35. с прямого выхода которого поступает на вход элемента И 25, на другой вход которого поступает единичный сигнал с выхода элемента НЕ 23. Единичный сигнал с выхода элемента И 25 готовит селекторы 30 группы 31 для пропускания информации с выхода регистра 32 через группу выходов блока 15 управления на вход регистра 13.

Запись информации в регистры 13 и 32 производится по заднему фронту сигнала с выхода т дешифратора 3, а запись информации в триггер 35 — по переднему фронту сигнала. В результате в регистр 13 записывается код Л'о.

В момент времени 1₅ по входу 12 поступает сигнал точного времени, производятся действия, аналогичные действиям в момент времени /₄ на фиг. 3.

В момент времени происходит сравнение информации, поступающей на первые и вторые входы блока 14 сравнения соответственно с выходов счетчика 2 и регистра 13. Сигнал с выхода блока 14 сравнения через элемент И 4 поступает на выход п устройства, увеличивает на единицу значение счетчика 8 и обнуляет счетчик 2, т. е. заканчивается цикл выработки управляющих сигналов номинальной длительности.

Рассмотрим работу устройства при выполнении режима подсинхронизации для случая, когда частота задающего генератора 1 больше своего номинального значения (временная диаграмма фиг. 5).

В момент времени по входу 12 приходит сигнал точного времени, по которому производится запись информации в триггеры 7 и 10 и регистры 9 и 11. При этом на выходе триггера 7 появляется единичный сигнал, поступающий на вход 19 блока 15 управления, а на выходе регистра 11 — код, соответствующий значению младших I разрядов счетчика 2 в момент прихода сигнала точного времени. Указанный код поступает на входы с первого по I группы 16 блока 15 управления. Единичный сигнал с первого входа группы 16 блока 15 управления готовит селекторы 30 группы 31 для пропускания информации с первого по / входов

блока 15 управления на выходы группы 18 блока 15 управления.

В момент времени /г появляется сигнал на первом выходе дешифратора 3, который обнуляет триггер 5, нулевой сигнал с выхода которого запрещает прохождение сигналов через элемент И 4 с выхода схемы сравнения.

В момент времени 1₃ появляется сигнал на выходе т дешифратора 3, который устанавливает в единичное состояние триггер 5, поступает на синхровход 17 блока 15 управления и производит запись в регистр 13 информации, поступающей с выходов группы 18 блока 15 управления.

В момент времени /₄ происходит сравнение информации, поступающей на первые и вторые входы блока 14 сравнения соответственно с выходов счетчика 2 и регистра 13. Сигнал с выхода блока 14 сравнения через элемент И 4 поступает на выход п устройства, увеличивает на единицу значение счетчика 8 и обнуляет счетчик 2, т. е. заканчивается цикл выработки управляющих сигналов.

При этом в случае точного соответствия частоты задающего генератора 1 своему номинальному значению и периоду следования сигналов точного времени очередной сигнал точного времени совпадает с началом цикла выработки управляющих сигналов.

На фиг. 5 в момент времени сигнал точного времени не совпадает с началом цикла, что происходит при наличии несинхронное™ вызванной нестабильностью задающего генератора 1, частота которого больше номинального значения.

Рассмотрим работу устройства при выполнении режима подсинхронизации для случая, когда частота задающего генератора 1 меньше своего номинального значения (временная диаграмма фиг. 6).

В моменты времени Ί,—Е работа устройст ва аналогична соответствующим моментам времени фиг. 5. При этом сигнал точного времени приходит во второй половине зоны совпадения и не совпадает с началом цикла выработки управляющих сигналов на величину несинхронности, вызванную нестабильностью задающего генератора 1 за период между двумя сигналами точного времени.

В момент времени происходит формирование длительности цикла выработки управляющих сигналов при пропадании сигналов точного времени. При этом информация на выходах группы 18 блока 15 управления формируется при неизменной информации входов блока 15 управления, причем последняя соответствует моменту прихода последнего сигнала точного времени в зоне совпадения.

1487020

9

В этом случае длительность цикла формируется с учетом последней измеренной величины несинхронности.

Плавное приведение начала цикла выработки сигналов устройства в зону совпадения с сигналом точного времени общей системы отсчета, точная подсинхронизация в зоне совпадения с сигналом точного времени и формирование длительности цикла выработки сигналов при пропадании сигналов точного времени с учетом измеренной величины несинхронности, вызванной нестабильностью задающего генератора, производится устройством автоматически.

На фиг. 2 представлена аппаратурная реализация блока 15 управления, выполняющего задачу определения длительности цикла выработки сигналов устройства. Практически целесообразно данную задачу выполнять по программе из ЦАМ, имеющейся в вычислительной системе.

Claims (2)

Формула изобретения

1. Устройство для синхронизации вычислительной системы, содержащее задающий генератор, два счетчика, дешифратор, два регистра, три триггера, блок сравнения, элемент И, блок управления, причем выход задающего генератора соединен со счетным входом первого счетчика, выходы которого с первого по й-й соединены с информационными входами дешифратора, выход первого триггера соединен с информационным входом второго триггера и с первым входом элемента И, выход равенства блока сравнения соединен с вторым входом элемента И, отличающееся тем, что, с целью увеличения точности синхронизации, в устройство введен третий регистр, причем группа выходов младших разрядов с первого по /-й первого счетчика соединена с группой информационных входов второго регистра и с первой группой информационных входов блока сравнения, первый выход дешифратора соединен с входом сброса в «0» первого триггера, т-й выход дешифратора соединен с входом установки в «1» первого триггера, с синхровходом блока управления и с входом разрешения записи третьего регистра, выходы дешифратора с второго по (т— 1)-й являются выходами с первого по (п—1)-й устройства (где п — число выходов устройства), выход элемента И соединен с входом сброса в «0» первого счетчика, со счетным входом второго счетчика и является л-м выходом устройства, разрядные выходы второго счетчика соединены с информационными входами первого регистра, выход старшего разряда первого счетчика соединен с информационным входом третьего Триггера, вход сигнала точного времени устройства соединен с входами разрешения записи первого и второго регистров, с синхро10

входами второго и третьего триггеров, выход второго триггера соединен с входом признака совпадения блока управления, выход третьего триггера соединен с входом признака знака несовпадения блока управления, первый и второй разрядные выходы первого регистра соединены соответственно с первым и вторым входами номера цикла блока управления, выходы с первого по ί-й второго регистра соединены с входами с первого по /-й группы контрольных кодов блока управления, выходы с первого по 1-й блока управления соединены с информационными входами третьего регистра, группа разрядных выходов которого соединены с второй группой информационных входов блока сравнения.

2. Устройство по π. 1, отличающееся тем, что блок управления содержит два элемента И, триггер, три регистра, узел сравнения, два элемента НЕ, две группы селекторов, причем синхровход блока управления соединен с входом разрешения записи второго регистра и с синхровходом триггера, вход признака совпадения блока управления соединен с первым информационным входом второго регистра, с первым входом первой группы информационных входов узла сравнения, с входом первого элемента НЕ и с первыми управляющими входами селекторов первой группы, первый и второй входы номера цикла блока управления соединены соответственно с вторым и третьим информационными входами второго регистра и соответственно с вторым и третьим входами первой группы информационных входов узла сравнения, входы признака знака несовпадения блока управления соединены с входом второго элемента НЕ и с первыми управляющими входами селекторов второй группы, входы с первого по 1-й группы контрольных кодов блока управления соединены соответственно с информационными входами с четвертого по (/—(-З)-й второго регистра, с входами с четвертого по (/+3)-й первой группы информационных входов узла сравнения и соответственно с первыми информационными входами селекторов первой группы, разрядные ' выходы второго регистра соединены с входами второй группы информационных входов узла сравнения, выход которого соединен с информационным входом триггера, инверсный и прямой выходы которого соединены с первыми входами соответственно первого и второго элементов И, выход первого элемента НЕ соединен с вторыми входами первого и второго элементов И, выходы первого и второго элементов И соединены соответственно с вторыми и третьими управляющими входами селекторов первой группы, выход второго элемента НЕ соединен с вторыми управляющими входами селекторов второй группы, инверсные и прямые выходы первого регист1487020

11

ра соединены соответственно с первыми и вторыми информационными входами селекторов второй группы, выходы которых соединены соответственно с вторыми информационными входами селекторов первой груп12

пы, выходы третьего регистра соединены соответственно с третьими информационными входами селекторов первой группы, выходы которых являются выходами блока управления.

1487020

фие.к

1487020

φυ&.5

фиъ.6