SU1228065A1 - Цифровой измеритель временных интервалов - Google Patents
Цифровой измеритель временных интервалов Download PDFInfo
- Publication number
- SU1228065A1 SU1228065A1 SU843782215A SU3782215A SU1228065A1 SU 1228065 A1 SU1228065 A1 SU 1228065A1 SU 843782215 A SU843782215 A SU 843782215A SU 3782215 A SU3782215 A SU 3782215A SU 1228065 A1 SU1228065 A1 SU 1228065A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- sign
- inputs
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Abstract
Изобретевде относитс к импульсной технике, мож т-«спользоватьс в радиотехнике , автоматчике и телемеханике, цифровой и вычислительной технике, системах управлени и аналого-цифровых комплексах дл измерени временных интервалов. Цель изобретени - повышение точности и расширение диапазона измерений и функциональных возможностей, достигаетс путем определени очередности прихода сигналов при сохранении малого мертвого времени. Дл достижени поставленной цели в цифровой измеритель введены блок 1 переменной задержки , блок 4 определени знака, интерпол торы 5 и 6, элемент пропускани 9 и арифметический блок 12. Кроме того, измеритель содержит триггеры 2, 3, 7 и 8, генератор 10 тактовых импульсов, счетчик 11. Состав блоков: переменной задержки 1, определени знака 4, арифметического 12 и интерпол торов 5 и 6, а также их функциональные схемы привод тс в описании изобретени . 3 з.п. ф-лы, 5 ил. i (Л 1C 00 о о: ел
Description
Изобретение относитс к импульсной технике и может быть использовано в радиоизмерительной , цифровой и вычислительной технике, автоматике и телемеханике, а также системах управлени и аналого-цифро- вых комплексах дл измерени временных интервалов.
Целью изобретени вл етс повышение точности измерений и расширение диапазона измерени и функциональных возможностей устройства за счет возможности опре- делени очередности прихода сигналов при сохранении малого мертвого времени.
На фиг. 1 представлена функциональна схема измерител ; на фиг. 2 - схема блока переменной задержки; на фиг. 3 - схема блока определени знака; на фиг. 4 - схема интерпол тора; на фиг. 5 - схема арифметического блока.
Цифровой измеритель временных интервалов содержит блок I переменной задержки триггеры 2 и 3, блок 4 определени знака, интерпол торы 5 и 6, триггеры 7 и 8, элемент 9 пропускани , генератор 10 тактовых импульсов , счетчик 11, африметический блок 12. На вход блока 1 по первой входной шине поступает один из импульсов, его выход соединен с первым триггером 2, второй им- пульс поступает на вход второго триггера 3 по второй входной шине измерител , выходы триггеров 2 и 3 соединены с блоком 4 определени знака, выходы блока 4 соединены соответственно с интерпол торами 5 и 6 и информационными входами триггеров 7 и 8. Выходы триггеров 7 и 8 соединены с вторыми входами соответственно стартового 5 и стопового 6 интерпол торов и элемента 9 пропускани , выход генератора 10 тактовых импульсов соединен с синхровходами триггеров 7 и 8 и информационным входом элемен та 9 пропускани , выход которого соединен со счетным входом счетчика 11, второй выход блока 1, знаковой выход блока интерпол торов 5 и 6 и счетчика 11 соединены с соответствующими входами арифметиче- ского блока 12, выход которого вл етс общим выходом измерител и служит дл вывода информации либо на магистраль КАМАК, либо в специальную пам ть. Приведение устройства в исходное состо ние осуществл етс по шине 13 сброса.
Блок 1 переменной задержки (фиг. 2) содержит счетчик 14, линию 15 задержки с отводами, дешифратор J6 и восемь элементов совпадени 17-24. Выходы элементов совпадени объединены монтажным ИЛИ, вход блока 1 вл етс входом счетчика 14 и линии задержки 15, выходами блока 1 вл ютс выход счетчика 14 и выход монтажного ИЛИ.
Блок 4 определени знака (фиг. 3) содержит триггер 25 (собственно определени знака), два элемента 26 и 27 пропускани и элемент 28 совпадени и элемент И-НЕ 29. Первый вход блока 4 подключен к инфоома
0
5 0
5
0
5
5
0
ционному входу триггера 25 и входу элемента 27 пр мой выход которого соединен с первым входом элемента 28, выход которого вл етс выходом блока 4, а стоп-вы- ход соединен с выходом элемента И-НЕ 29, первый и второй входы которого подключены к инверсным выходам элементов 26 и 27 пропускани , второй вход блока 4 соединен с синхровходом триггера 25 и входом элемента 26 пропускани , пр мой выход которого соединен с входом элемента 28, третий вход блока подключен к установочному входу триггера 25, выход которого вл етс знаковым выходом блока.
Интерпол торы 5 и 6 (фиг. 4) выполнены одинаково. Они содержат линию 30 задержки с отводами, восемь триггеров- защелок 31-38 и приоритетный шифратор 39. Входом каждого интерпол тора вл етс вход линии задержки, другой вход интерпол тора подключен ко вторым входам триггеров 31-38, первые входы которых соединены с соответствующими отводами линии задержки, выходы триггеров 31-38 соединены с входами приоритетного шифратора 39, выходы которого вл ютс выходом интерпол тора .
Арифметический блок 12 может быть выполнен как показано на фиг. 5. Он содержит коммутатор 40 входных сигналов, двенадца- тиразр дный сумматор 41, регистр 42 результата и блоки 43 выходных ключей (в блоке 43 объединено 12 выходных ключей). Ко входам сумматора 41 через коммутатор 40 подключены входы блока 12.
Устройство работает следующим образом.
Установка в исходное состо ние осуществл етс сигналом, пришедшим по шине 13 сброса. Непрерывно вырабатываемые генератором 10 импульсы тактовой частоты поступают на синхровходы триггеров 7 и 8, а также на третий вход элемента 9 пропускани . Измеритель временных интервалов готов к приему сигналов.
Если сигнал по первому входу приходит раньше, чем по второму - сигнал поступает на блок 1, к содержимому счетчика 14 блока 1 прибавл етс «1 и одновременно начинаетс распространение сигнала по линии 15 задержки (блока 1).
В зависимости от нового кода счетчика 14 на соответствующем выходе дешифратора 16 по вл етс сигнал «Разрешение и один из элементов 17-24 совпадени оказываетс открытым и пропускает сигнал с линии 15 задержки на выход блока 1, т. е. на синхровход триггера 2. Триггер 2 взводитс , и сигнал с его выхода, поступает на вход блока 4 знака(на вход элемента пропускани 26 и на синхровход триггера 25). В описываемой ситуации триггер 25 остаетс сброшенным, поскольку на его информационном входе поддерживаетс потенциал, соответствующий «О.
Сигнал с пр мого выхода элемента 26 пропускани через элемент 28 совпадени подаетс на стартовый выход блока 4, а сигнал с инвертирующего выхода элемента 26 открывает элемент 29. Если теперь на второй вход (на второй триггер 3) поступит сигнал, он взведет входной триггер 3, сигнал с которого поступит на второй вход блока 4 и через элементы 27 пропускани и И-НЕ 29 на стоп-выход блока 4 определени знака.
Таким образом, на выходах блока 4 по в- л ютс сигналы «Старт, «Стоп, и сигнал знака, определ емый состо нием триггера 25.
Сигнал «Старт поступает одновременно на информационный вход триггера 7 и на вход интерпол тора 5. На синхровход триггера 7 непрерывно подаютс импульсы генератора 10 и по первому положительному фронту импульса этого генератора, следующего за подачей сигнала на информационный вход- триггера 7, происходит взвод триггера 7 в состо ние, соответствующее «1.
Таким образом, момент взвода триггера 7 в состо ни «1, оказываетс синхронизованным с импульсами генератора 10. Сигнал с выхода триггера 7 открывает элемент 9 про- пускани и разрещает прохождение импульса генератора на вход счетчика 11,
Дл изменени части периода тактовой частоты между сигналом «Старт и моментом взвода в «Ь триггера 7 используетс интерпол тор 5. В интерпол торе 5 импульс «Старт, распростран сь по линии 30 задержки с отводами, последовательно поступает на информационные входы триггеров- защелок 31-38, на управл ющие входы которых подаетс сигнал с выхода триггера 7. Фиксаци информации в триггерах-защелках 31-38 происходит в момент взвода триггера 7 старта в состо ние «1.
Таким образом, информаци в триггерах- защелках 31-38 соответствует части периода между импульсом «Старт и взводом триггера 7 старта. Эта информаци , будучи преобразованной в двоичный код приоритетным щифратором 39, поступает на вход арифметического блока 12.
Аналогичные операции -происход т в триггере 8 стопа и интерпол торе 6 стопа, но взвод триггера 8 стопа в «1 закрывает элемент 9 пропускани и прекращает подачу импульсов тактовой частоты на счетчик 11.
Таким образом, содержимое счетчика 11 соответствует целому числу периодов тактовой частоты в интервале между входными сигналами; информаци , наход ща с в стартовом интерпол торе 5 соответствует временному интервалу между первым сигналом и первым сосчитанным счетчиком 11 импульсом тактовой частоты, а информаци , наход ща с в стоповом интерпол торе 6, соответствует временному интервалу между вторым входным сигналом и последним сосчитан
0
5
5
0 5
0
ным счетчиком 11 импульсом тактовой частоты .
Критерием того, какой сигнал прищел первым, вл етс состо ние триггера 25 блока 4 определени знака, выход которого также соединен с соответствующим входом блока 12.
Если сигнал по второму входу приходит раньще, чем по первому, первым вз водитс входной триггер 3, сигнал которого подаетс на второй вход блока 4 определени знака.
В блоке 4 (фиг. 4) этот сигнал поступает на информационный вход триггера 25 и на вход элемента 27 пропускани . С пр мого выхода элемента 27 пропускани сигнал далее поступает через открытый элемент 28 пропускани на выход «Старт блока 4 определени знака.
С инвертирующего выхода элемента 27 пропускани сигнал поступает на элемент 29 И-НЕ и открывает его.
Если теперь на первый вход цифрового измерител временных интервалов поступит сигнал, то он, пройд блок 1 переменной задержки , взведет входной триггер 2 в состо ние 1.
Сигнал с выхода триггера 2 поступает на первый вход блока 4, в котором этот сигнал поступает на синхровход триггера 25 и взводит триггер 25 в «1, поскольку к этому времени на его информационном входе находитс потенциал, соответствующий «1. Кроме того, этот сигнал через элемент 26 пропускани и открытый элемент И-НЕ 29 поступает на выход блока 4.
С этого момента работа аналогична описанному .
Арифметический блок 12 из п ти кодов, поступающих с блока 1 переменной задержки (NI), блока -4 (N4), стартового интерпол тора 5 (Nj), стопового интерпол тора 6 (Ng) и счетчика 11 (Nn), формирует код временных интервалов. Результат измерений определ етс по формуле:
где 2048 от N.
N 2048+ Ni± (Nu+Nb-Ne),
константа, а + или - завис ит
45
Claims (4)
1. Цифровой измеритель временных интервалов , содержащий генератор тактовых импульсов, четыре триггера -входы которых подключены к щине сброса и установочному входу счетчика, отличающийс тем, что, с целью повыщени точности измерений и расщирени диапазона и функциональных возможностей устройства, в него введены блок переменной задержки, блок определени знака, два интерпол тора, элемент пропускани и арифметический блок, причем перва входна щина устройства соединена
с входом блока переменной задержки, первый выход которого соединен с синхровходом первого триггера, а второй выход подключен к первому входу арифметического блока, второй и третий входы которого соединены с выходами соответственно первого и второго интерпол торов, втора входна шина измерител подключена к сннхровходу второго триггера, информационный вход которого соединен с шиной логической единицы, информационным входом первого триггера, а выход - с первым входом блока определени знака, второй вход которого соединен с выходом первого триггера, старт-выход блока определени знака подключен к первому входу первого интерпол тора и информационному входу третьего триггера, выход которого соединен с вторым входом первого интерпол тора и разрешающим входом элемента пропускани , информационный вход которого соединен с выходом генератора тактовых импульсов и синхровходами треть- его и четвертого триггеров, информационный вход последнего из которых подключен к стоп-выходу блока определени знака и первому входу второго интерпол тора, второй вход которого соединен с выходом четвертого триггера и запреш,аюш,им входом эле мента пропускани , выход которого соединен со счетным входом счетчика, выход которого соединен с четвертым входом арифметического блока, п тый вход которого соединен со знаковым выходом блока определени знака, третий вход которого подключен к шине сброса.
2. Измеритель по п. 1 отличающийс тем, что блок переменной задержки содержит счетчик, дешифратор, линию задержки с отводами , элементы совпадени и монтажное ИЛИ, причем вход блока подключен к вхо
ycwpouci s
0 5
0
дам счетчика и линии задержки, отводы которой подключены к первым входам соответствующих элементов совпадени , вторые входы которых подключены к выходам дешифратора , входы которого подключены к выходам разр дов счетчика и вл ютс вторым выходом блока, выходы элементов совпадени через монтажное ИЛИ подключены к первому выходу блока.
3.Измеритель по п. 1. отличающийс тем, что блок определени знака содержит два элемента пропускани , триггер, элемент совпадени и элемент И-НЕ, причем первый вход блока определени знака подключен к информационному входу триггера и входу первого элемента пропускани , пр мой выход которого соединен с первым входом элемента совпадени , выход которого вл етс старт-выходом блока, а стоп-выход соединен с выходом элемента И-НЕ первый и второй входы которого подключены к инверсным выходам элементов пропускани , второй вход блока соединен с синхровходом триггера и входом второго элемента пропускани , пр мой выход которого соединен с входом элемента совпадени , третий вход блока подключен к установочному входу триггера , выход которого вл етс знаковым выходом блока.
4.Измеритель по п. 1 отличающийс тем, что каждый интерпол тор содержит линию задержки с отводами, триггеры по числу отводов линии задержки и шифратор, причем первый вход интерпол тора соединен с входом линии задержки, отводы которой соединены с первыми входами соответствующих триггеров, вторые входы которых соединены с вторым входом интерпол тора, а выходы - с входом шифратора, выходы которого вл ютс выходом интерпол тора.
7 пАаП
к mpuzzeptj Z
0UZ.Z
А
От триггера 7( /i/4lS) Фиг.ЧразраВниВател / J
счетчика //
8
10
От стартоВого ин0 :
терпоА тораЗ
От стопового интер
пол тора 6
Знак от
Лог. |Пf alSлeнlfl/
1
2
Д
м
l
§ U
§,
glQ «3 «
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843782215A SU1228065A1 (ru) | 1984-08-21 | 1984-08-21 | Цифровой измеритель временных интервалов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843782215A SU1228065A1 (ru) | 1984-08-21 | 1984-08-21 | Цифровой измеритель временных интервалов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1228065A1 true SU1228065A1 (ru) | 1986-04-30 |
Family
ID=21135322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843782215A SU1228065A1 (ru) | 1984-08-21 | 1984-08-21 | Цифровой измеритель временных интервалов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1228065A1 (ru) |
-
1984
- 1984-08-21 SU SU843782215A patent/SU1228065A1/ru active
Non-Patent Citations (1)
Title |
---|
За вка DE № 3215847, кл. G 04 F 10/00, 1983. За вка JP № 58-14627, кл. G 04 F 10/04, опублик. 1983. Авторское свидетельство СССР № 1083155, кл. О 04 F 10/04, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4160154A (en) | High speed multiple event timer | |
GB1124989A (en) | A radar installation comprising a digital evaluating circuit | |
SU1228065A1 (ru) | Цифровой измеритель временных интервалов | |
SU1277413A2 (ru) | Устройство дл коррекции шкалы времени | |
SU1553968A1 (ru) | Устройство дл ввода информации | |
SU1487020A1 (ru) | Устройство для синхронизации вычислительной системы | |
SU1193672A1 (ru) | Числоимпульсный квадратор | |
SU1115225A1 (ru) | Преобразователь код-временной интервал | |
SU557718A1 (ru) | Цифровой указатель экстремумов сигнала | |
SU1427552A1 (ru) | Умножитель частоты | |
SU1150731A1 (ru) | Импульсный генератор | |
SU1264206A1 (ru) | Устройство коммутации дл систем многоканального контрол и управлени | |
SU1539973A1 (ru) | Формирователь импульсных последовательностей | |
RU1780161C (ru) | Трехальтернативный частотный компаратор | |
SU799143A1 (ru) | Распределитель импульсов | |
SU767753A1 (ru) | Устройство дл сравнени чисел | |
SU1386987A1 (ru) | Ячейка однородной вычислительной среды | |
SU1108439A1 (ru) | Устройство дл перемножени кодов | |
SU1387182A1 (ru) | Программируемый многоканальный таймер | |
SU849470A1 (ru) | Триггерна лини | |
SU1363424A2 (ru) | Умножитель частоты | |
RU1775854C (ru) | Управл емый делитель частоты следовани импульсов | |
SU1478147A1 (ru) | Устройство дл измерени параметров многополюсников | |
SU1193658A1 (ru) | Устройство дл сравнени двоичных чисел | |
SU1174919A1 (ru) | Устройство дл сравнени чисел |