SU1078428A1 - Врем импульсный квадратор - Google Patents
Врем импульсный квадратор Download PDFInfo
- Publication number
- SU1078428A1 SU1078428A1 SU823502807A SU3502807A SU1078428A1 SU 1078428 A1 SU1078428 A1 SU 1078428A1 SU 823502807 A SU823502807 A SU 823502807A SU 3502807 A SU3502807 A SU 3502807A SU 1078428 A1 SU1078428 A1 SU 1078428A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- counter
- comparison circuit
- outputs
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
ВРЕМЯИМПУЛЬСНЫЙ КВАДРАТОР, содержащий триггер, первый и второй элементы И, элемент Задержки, первый счетчик, счетный вход которого соединен с выходом первого элемента И, отличающийс трм, что, с целью расширени класса решаемых задач путем обеспечени возможности возведени в квадрат непосредственно длительности входного импульса, в него введены второй и третий счетчики , перва и втора схемы сравнени , коммутатор, генератор тактовой, частоты. Первый выход которого соединен с информационным входом коммутатора , первый выход последнего соединен с управл ющим входом первой схемы сравнени , выход которой соединен с входами сброса триггера, второго и третьего счетчиков, счетный вход третьего счетчика соединен с входом сброса первого счетчика и выходом второй схемы сравнени , управл ющий вход которой соединен с выходом второго элемента И, первый вход которого соединен с выходом элемента задержки, вход последнего соединен с выходом первого элемента И, выход младшего разр да первого счетчика соединен с вторым входом второго элемента И, разр дные выходы первого счетчика (кроме младшего разр да) соединены соответственно с Первой Группой информационных выходов второй схемы сравнени , втора группа информационных- входов to которой соединена соответственно с л разр дными выходами третьего счетчика , перва группа информационных входов первой схемы сравнени соединена соответственно с разр дными выходами третьего счетчика, втора группа информационных входов первой схемы сравнени соединена с соответствующими выходами второго счетчика , счетный вход которогосоединен с вторым выходом коммутатора и входом установки в единицу триггера, | выход которого соединен с выходом оо 4; устройства и первым входом первого элемента И, второй вход которого соединен с вторым выходом генератора N3 тактовой частоты, а вход устройства соединен с управл ющим входом коммуОО татора.
Description
Изобретение относ к вы1ислительной технике, в частности к техническим средствам дл нелинейного преобразовани врем импульсных сигналов (выполнени математических операций ними) . Известен усилите;ль врв.м импульсных сигналов, содержащий первый и Бторой счетчики, первый и второй кл чи, триггер,- элемент задержки и так товый генератор, подключенный вторы выходок к рабоче;чу входу первого ключа,, упразл юдий вход которого со динен с eдиничi- Ыlvi выходом триггера, а выход - со счетнььм входом первого счетчика l , Недостатками известного устройст ва вл ютс сложность схемы, обусло ленна наличием в его составе ревер сивных счетчиков и делител частоты а такзке ограниченкость функциональных возможностей . не позвол ющих осуществл ть кват.ратичное преобразование длительности входных сов . Наиболее близким к предлагаемому по технической сущности вл етс врем импульсный квадратор, содержащий триггер, три элемента И, первый и второй счетчики,, группу элементов И, два элемента задержки,- первы входы элементов И группы соеддинены с разр дными выходами первого счетчика , выходы элемегнтов И группы соа дннены с разр дными входами второго счетчика, выход перепол.иеми которо го соединен г: первьм входом триггера и счетным входом пеового счстчнка 2J . Недостатко:. данного устройств.а вл етс невозможность Вчоазеденк в квадрат непосредственно длительности вкодного импульса,. Цель изобретени - расширение чласса решаемьзх задач nyTSiVi обеспечени возможности аозведенкг ); квад рат непосредственно ДЛИТЕЛЬНОСТИ вхо,Е,кого импульса.: Пог-.г :. з.:Т2ниа цель 11,ости;гаетс Te что врем импульсный квадпатор;. сотриггер; Первый у. в т о о о и дер каш й И, элемент задер.«кир перзлеманты iHi; , счетный вход которого вый счет ;; .зыходом nepsoxo элеме соедине -; та И, Ей i.iaHF-( второй и третий счетэ тора ера а в. е чики,- перза - л генератор тактовой н и , к Ovif.-, у а тор частоты . vjepsb-ft выхо,ц которого соединен с ,-формационным входом коммутатора ,, перзый выход послл:,1него соединен с уп;о.гвл ю1:1,им входом первой схемы сравн, ч;- ьход которой сОй,ди ек Г: Tixo,mif/;- -:;ftpcca триггера второго и третье.гс с йтчиков, счетный вход третье , соединен с :-/рв .Э с;ЧЯТЧика и выходом л:ТО.О:- CKer/lH СраВНсНИГ;; уг:равл ю1;дий вход которой соединен с выходом второго элемента И, первый, вход которого соединен с выходом элемента задерл ки, вход последнего соединен с выходом первогоэлемента И, выход младшего разр да первого счетчика соединен с вторым входом второго элемента И, ра:зр дные выходы первого счетчика (кроме младшегО разр да ) соединены соответственно с первой группой информационных выходов второй схемы сравнени , втора группа информационных входов которой соединена соответственно с разр дными выходами третьего счетчика, перва группа информационных входов первой схемы сравнени соединена соответственно с разр дными выходами третьего счетчика, втора группа информационных входов первой схемы сравнени соединена с соответствующими выходами второго счетчика, счетный вход которого соединен с вторым выходом коммутатора и входом установки в е,д11ницу триггера, выход которого соединен с выходом устройства и первым входом первого элемента И, второй вход которого соединен с вторым выходом генератора тактовой частоты, а вход устройства соединен с управл ющим входом коммутатора. На чертеже приведена функциональна схема устройства. Устройство содержит тактовый генератор 1, кoм зyтaтop 2, триггер 3, счетчики 4 - б, первый 7 и второй 3 элементы И, Элемент 9 задержки, первую 10 и вторую 11 схемы сравнени , Счетчики 4-6 Представл ют собой накапливающие двоичные счетчики импульсов; счетчики 4 и 5 идентичны, счегчик б имеет на один разр д больше ,,. Элемент 9 задержки задерживает импульсы на врем , достаточное дл хсрабатывани счетчика 6. Сл&1лы 10 и 11 сравнени идентичны; импульс, подаваемЕлй на информационный вход схемы сравнени , проходит на его выход только в том случае, если кодовые комбинации, пос упающие на оба rpjmnH входов этого блока, совпсщают. Устройство работает следуюЩ1- м образом. Входнак величина представлена длительностью 1 д пр моугольного импульса. Выходна величина также представлена длительностью 1 д, пр моугольного импульса, формируемохо с помощью триггера 3, - длительностью его пребывани в единичном состо нии, В исходном состо нии устройства импульс на входе (т.е. единичный сигнал на управл ющем входе ком -1утатора 2) отсутствует, счетчики 4 6 , а также триггер 3 установлены в нуль. При этом импульсы с первого выхода тактового генератора 1 проход т через коммутатор 2 на второй его выход, подтвержда через схему сравнени нулевое состо ние триггера 3 (элемент И 7 при этом закрыт), а также счетчиков 4 и 5. Пусть теперь на вход устройства поступает пр моугольный импульс. В течение времени Zвх первый выход тактового генератора 1 оказываетс подключенным через коммутатор 2 к единичному входу триггера 3 и счетному входу счетчика 4. Таким образом , первый же импульс с первого вы хода тактового генератора 1 установит триггер 3 в единичное состо ние формиру тем самъал передний фронт выходного импульса; на счетчике 4 подсчитываютс тактовые импульсы за врем i.ox. , т. е, формируетс двоичны код числа n dLBx (а -коэффициент пропорциональности, ). Принцип действи устройства осно ван на формуле (2,-1) -(1ч ( т.е. кв&драт числа п равен сумме первых П нечетных чисел, начина с единицы), Счетчик 4 фиксирует код длитель ности входного импульса, на счетчи ке б формируетс последовательност возрастающих нечетных чисел (начин с единицы), счетчик 5 подсчитывает количество уже сформированных нече ных чисел. Сущность принципа действи устр ства состоит в следующем. С момента установки триггера 3 в единичное состо ние, . с моме та начала В1П одно1 о и входного им- пульсов (начало выходного импульса может отставать от начала выходного, но не более чем на малую величину Т), тактовые импульсы формируют на счетчике 6 последовательность нечетных чисел (с участием элементов 5, 8 - 10), причем формирование -го нечетного числа (i-1/ 2, ...,П) занимает тактов. После формировани каждого нечетного числа счетчик б сбрасываетс в нуль, а в счетчик 5 добавл етс единица. Когда количество сформированных нечетных чисел, фиксируемое счетчиком 5, станет равным числу П/, зафик-. сированному на счетчике 4, устрбйство возвращаетс в исходное состо ние; длительность 11 gbix пребывани триггера 3 в единичном состо нии оказываетс при этом равной .a-JgxТаким образом, длительность выходного импульса, начинающегос практически одновременно с входным. будет равна (в определенном масштабе) квадрату длительности входного импульса . Новые функциональные возможности - формирование квадрата длительности входного импульса, а также кодов последовательности приращений выходного сигнала (последовательности нечетных чисел) - позвол ют jpac ,ширить класс задач, решаемых системами , включающими предлагаемое устройство , и повысить качество их функционировани , что в конечном итоге обеспечит получение значительного положительного экономического эффекта.
М М
Claims (1)
- ВРЕМЯИМПУЛЬСНЫЙ КВАДРАТОР, содержащий триггер, первый и второй элементы И, элемент Задержки, первый счетчик, счетный вход которого соединен с выходом первого элемента И, отличающийся тем, что, с целью расширения класса решаемых задач путем обеспечения возможности возведения в квадрат непосредственно длительности входного импульса, в него введены второй и третий счетчики, первая и вторая схемы сравнения, коммутатор, генератор тактовой, частоты, первый выход которого соединен с информационным мутатора, первый выход соединен с управляющим схемы сравнения, выход нен с входами сброса триггера, рого и третьего счетчиков, счетный вход третьего счетчика соединен с входом сброса первого счетчика и . выходом второй схемы сравнения, управляющий вход которой соединен с выходом второго элемента И, первый вход которого соединен с выходом элемента задержки, вход последнего соединен с выходом первого элемента И, выход младшего разряда первого счетчика соединен с вторым входом второго элемента И, разрядные выходы первого счетчика (кроме младшего разряда) соединены соответственно с первой группой информационных выходов второй схемы сравнения”, вторая группа информационных' входов g которой соединена соответственно с разрядными выходами третьего счетчи- /Л ка, первая группа информационных входом компоследнего входом первой которой соедивтовходов первой схемы сравнения соединена соответственно с разрядными выходами третьего счетчика, вторая группа информационных входов первой схемы сравнения соединена с соответствующими выходами второго счетчика, счетный вход которого соединен с вторым выходом коммутатора и входом установки в единицу триггера, выход которого соединен с выходом устройства и первым входом первого элемента И, второй вход которого соединен с вторым выходом генератора тактовой частоты, а вход устройства соединен с управляющим входом коммутатора .10 7 8 4 2 8
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823502807A SU1078428A1 (ru) | 1982-10-21 | 1982-10-21 | Врем импульсный квадратор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU823502807A SU1078428A1 (ru) | 1982-10-21 | 1982-10-21 | Врем импульсный квадратор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1078428A1 true SU1078428A1 (ru) | 1984-03-07 |
Family
ID=21032855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU823502807A SU1078428A1 (ru) | 1982-10-21 | 1982-10-21 | Врем импульсный квадратор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1078428A1 (ru) |
-
1982
- 1982-10-21 SU SU823502807A patent/SU1078428A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР 312375, кл. Н 03 К 5/02, 1971. 2. Мельников А.А, и др, Обработка частотных и временных импульсных сигналов. М., Энерги , 1976,с о 94 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1078428A1 (ru) | Врем импульсный квадратор | |
SU1150731A1 (ru) | Импульсный генератор | |
SU1195265A1 (ru) | Устройство дл измерени произведени двух напр жений | |
SU530466A1 (ru) | Реверсивный счетчик импульсов | |
SU752317A1 (ru) | Устройство дл ввода информации | |
SU1058071A1 (ru) | Управл емый делитель частоты следовани импульсов | |
SU1319281A1 (ru) | Устройство дл преобразовани интервала времени в цифровой код | |
SU1613998A1 (ru) | Устройство дл измерени суточного хода часов | |
SU1257555A1 (ru) | Цифровой след щий фазометр | |
SU744951A1 (ru) | Пересчетное устройство | |
SU839067A1 (ru) | Делитель частоты с любым целочис-лЕННыМ КОэффициЕНТОМ дЕлЕНи | |
SU1056467A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
SU1085009A1 (ru) | Устройство дл формировани частотно-манипулированных сигналов | |
SU607351A1 (ru) | Демодул тор частотно-манипулированных сигналов | |
SU1229966A1 (ru) | Реверсивный преобразователь двоичного кода в двоично-дес тичный код | |
SU425337A1 (ru) | Устройство для выделения одиночного импульсам\ | |
SU892696A1 (ru) | Селектор импульсов по периоду следовани | |
SU997256A1 (ru) | Преобразователь частоты импульсов | |
SU864538A1 (ru) | Устройство допускового контрол | |
SU930625A1 (ru) | Селектор импульсов по периоду следовани | |
SU656202A1 (ru) | Устройство согласовани грубого и точного отсчетов преобразовател фаза-код | |
SU463235A1 (ru) | Реверсивный счетчик импульсов | |
SU1051698A1 (ru) | Пересчетное устройство | |
SU1101850A1 (ru) | Устройство дл определени логарифма отношени двух сигналов | |
SU1661714A1 (ru) | Устройство дл измерени интервалов между центрами импульсов |