SU1462485A2 - Преобразователь последовательного кода в параллельный - Google Patents
Преобразователь последовательного кода в параллельный Download PDFInfo
- Publication number
- SU1462485A2 SU1462485A2 SU864158641A SU4158641A SU1462485A2 SU 1462485 A2 SU1462485 A2 SU 1462485A2 SU 864158641 A SU864158641 A SU 864158641A SU 4158641 A SU4158641 A SU 4158641A SU 1462485 A2 SU1462485 A2 SU 1462485A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- counter
- converter
- trigger
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
Изобретение относитс к вычислительной технике, может быть использовано при построении преобразователей , вход щих в состав аппаратуры сопр жени с двухпроводными каналами св зи и обеспечивает сопр жение преобразовател как с полудуплевским двухпроводным каналом св зи, так и со световодной системой передачи информации , чем достигаетс расширение области использовани преобразовател . Преобразователь последовательного кода в параллельный содержит семь элементов И 1,2,3,4,15,16 и 17, три . триггера 5,6 и 14, четыре счетчика 7, 8,9 и 19, элемент ИЛИ 10, два элемента НЕ 11 и 18, генератор 12 импульсов и регистр 13 сдвига. 2 ил.
Description
23
Q
$S
(Л
а
Ф
00 ел
N)
I Изобретение относитс к вычисли- I тельной технике и может быть исполь- I эовано при построении преобразователей , вход щих в состав аппаратуры сопр жени с двухпроводными каналами св зи.
Целью изобретени вл етс распш- рёние области применени преобразова тел за счет преобразовани последовательности однопол рных сигналов закодированных длительностью импуль- I сов.
I На фиг.1 приведена блок-схема I преобразовател ; на фиг,2 - временные диаграммы, по сн ющие его работу .
Преобразователь содерзшт первый - ; четвертый элементы И 1 - 4, первый
5 и второй 6 триггеры, первый - тре- I тий счетчики 7-9, элемент ИЛИ 10, I первый элемент НЕ 1I, генератор 12 : импульсов, регистр 13 сдвига, третий триггер 14, п тый - седьмой элементы И 15 - 17, второй элемент НЕ 18 и четвертый счетчик 19.
На фиг.1 позици ми 20, 21 и 22 обозначены соответственно первый - третий информационные входы преобразовател , позици ми 23 и 24 - соот ветственно информационный выход и выход разрешени считывани преобразовател .
На входе 2 обозначены: а - сигнал :на входе 22; б - сигнал на выходе I генератора 12; в - сигнал нашр мом :выходе триггера 14; г - сигнал на выходе элемента И 17; д - сигнал на выходе третьего элемента И 15; е - сигнал на пр мом выходе триггера 5; ж - сигнал на пр мом выходе триггера 6; 3 - сигнал на выходе элемента ИЛИ 10; и,- сигнал на выходе элемента И 4; к - сигнал на выходе элемента И 16; л - сигнал на выходе элемента И 3.
Преобразователь последовательного кода в параллельный работает следующим образом.
В исходном состо нии сигналы с выхода генератора 12, поступают через элемент 3 на счетный вход счетчика В, а все остальные счетчики 7, 9 и 19 и все триггеры 5,6 и 14 наход тс в состо нии О. Состо ние ре- гистра1 13 может быть любым. Работа преобразовател заключаетс в преобразовавши последовательно поступающих на его вход 22 информационных
11-разр дных байтов в параллельный код и формировании сигнала сопровождени параллельного кода на выходе с счетчика 7.
Дл передачи каждого бита необходимо врем , равное Т. Информационные байты, следуют друг за другом через врем t , 2Т.
10 При поступлении первого бита 1 информационного байта на вход 22 преобразовател устанавливаетс в состо ние 1 триггер 14, в результате чего начинает работать счетчик 19.
15 Сигнал с первого счетчика 19 через элементы И 15 и 1 устанавливает в. состо ние 1 триггер 5, после чего по вл етс сигнал на выходе элемента ИЛИ 10. Этот сигнал производит
20 сдвиг информации в регистре 13, измен ет состо ние счетчика 7 на единицу , устанавливает счетчик 8 в состо ние О и вызывает работу счетчика 9 под воздействием импульсов, посту
25 пающих на его счетный вход с выхода генератора 12 через элемент И 4. Триггер 14 возвращаетс в исходное состо ние О при по влении сигнала на втором выходе счетчика 19, после 30 чего счетчик-19 также устанавливаетс в состо ние О. При работе счетчика 9 по вл етс сигнал на его выходе дл сброса триггеров 5 и 6, после чего прекращаетс сигнал на выходе элемен35 та 10, а сигнал с выхода элемента НЕ 11 производит сброс счетчика 9 и разрешает работу счетчика 8 до поступлени следующего бита.
40 При поступлении на вход 22 преобразовател второго бита о работа триггера 14 и счетчика 19 повтор етс однако сигнал с первого выхода счетчика 19, пройд элементы И 16 и 2,
д5 устанавливает в состо ние 1 триггер 6, при этом сигнал с выхода эле- мента ИЛЛ 10 производит те же действи , что и при поступлении на вход 22 преобразовател бита . При приеме
2Q последуюпщх битов работа преобразовател повтор етс , однако в момент приема последнего одиннадцатого бита информационного байта на выходе счетчика 7 вырабатываетс сигнал сопровож
5J дени информации, введенной в регистр 13. До поступлени .на вход 22 преобразовател очередного информационного байта в результате работы счетчика 8 производитс сброс счетчика 7, при
этом преобразователь возвращаетс в исходное состо ние.
Преобразователь обеспечивает возможность преобразовани информационных байтов, биты 1 и О передаютс с использованием однопол рных сигналов соответственно большей и мень-. шей длительности, используемых в све- товодных системах передачи данных.
Claims (1)
- Формула изобретениПреобразователь последовательного кода в параллельный по авт. св. № 1159164, о т л и ч а ю щ и и с тем, что, с целью расширени области применени преобразовател за счет преобр азовани последовательности однопол рных сигналов, закодированных длительностью импульсов, в него введены третий триггер, п тый, шестой и седьмой элементы И, второй элемент НЕ-ПЛЛIlГlЛЛЛЛJ JLШШЛJLЛЛnГ-JLJ -LJ1-ПЛnлЛЛЛ ПЛЛЛJШЛUlЛЛдПи четвертый счетчик, первый выход которого соединен с первыми, входами п того и шестого элементов И, выходы 5 которых соединены с вторыми входами соответственно первого и второго элементов И, второй выход четвертого счетчика соединен с входом сброса третьего триггера, пр мой выход котог0 рого соединен с первым входом седьмого элемента И, выход которого соединен со счётным входом четвертого счетчика, инверсный выход третьего триггера соединен с входом сброса четвертого счетчика, выход второго элемента НЕ соединен с вторым входом шестого элемента И, второй вход седьмого элемента И подключен к выходу генератора импульсов, единичный0 вход третьего триггера, второй вход п того элемента И и вход второго элемента НЕ объединены и вл ютстретьим информационным входом преобразовател .5
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864158641A SU1462485A2 (ru) | 1986-12-08 | 1986-12-08 | Преобразователь последовательного кода в параллельный |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864158641A SU1462485A2 (ru) | 1986-12-08 | 1986-12-08 | Преобразователь последовательного кода в параллельный |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1159164 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1462485A2 true SU1462485A2 (ru) | 1989-02-28 |
Family
ID=21271823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864158641A SU1462485A2 (ru) | 1986-12-08 | 1986-12-08 | Преобразователь последовательного кода в параллельный |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1462485A2 (ru) |
-
1986
- 1986-12-08 SU SU864158641A patent/SU1462485A2/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 159164, кл. Н 03 М 7/00, 21.12.83. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1462485A2 (ru) | Преобразователь последовательного кода в параллельный | |
SU1159164A1 (ru) | Преобразователь последовательного кода в параллельный | |
RU2012146C1 (ru) | Устройство для передачи и приема цифровых сигналов | |
SU1376244A1 (ru) | Преобразователь последовательного кода в параллельный | |
SU1649676A1 (ru) | Преобразователь кодов | |
SU1531225A1 (ru) | Преобразователь последовательного кода в параллельный | |
SU708527A1 (ru) | Преобразователь двоичной последовательности в дуобинарную | |
SU734782A1 (ru) | Устройство дл передачи и приема дискретных сигналов | |
SU1275417A1 (ru) | Устройство сопр жени с магистралью последовательного интерфейса | |
SU640435A1 (ru) | Устройство дл преобразовани двоичного кода в квазитроичный | |
SU1474853A1 (ru) | Устройство преобразовани параллельного кода в последовательный | |
SU1464292A2 (ru) | Преобразователь последовательного кода в параллельный | |
SU1762307A1 (ru) | Устройство дл передачи информации | |
SU1741267A1 (ru) | Устройство дл формировани биимпульсных сигналов | |
SU1587643A2 (ru) | Преобразователь параллельного кода в последовательный | |
SU1693611A1 (ru) | Устройство дл сопр жени ЭВМ с линией св зи | |
SU1056248A1 (ru) | Устройство дл передачи информации по петлевой линии св зи | |
SU752317A1 (ru) | Устройство дл ввода информации | |
SU1372624A1 (ru) | Преобразователь кода | |
SU1651383A1 (ru) | Преобразователь биимпульсного кода в бинарный | |
SU553609A1 (ru) | Устройство св зи | |
SU1374433A1 (ru) | Преобразователь кодов | |
SU1081637A1 (ru) | Устройство дл ввода информации | |
SU1013940A1 (ru) | Устройство дл сопр жени измерительного прибора с цифровой вычислительной машиной | |
SU1399891A1 (ru) | Аппроксиматор дельта-модул тора |