SU1531225A1 - Преобразователь последовательного кода в параллельный - Google Patents
Преобразователь последовательного кода в параллельный Download PDFInfo
- Publication number
- SU1531225A1 SU1531225A1 SU884417553A SU4417553A SU1531225A1 SU 1531225 A1 SU1531225 A1 SU 1531225A1 SU 884417553 A SU884417553 A SU 884417553A SU 4417553 A SU4417553 A SU 4417553A SU 1531225 A1 SU1531225 A1 SU 1531225A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- pulse
- information
- converter
- shift register
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
Изобретение относитс к вычислительной технике, а именно к устройствам передачи информации, и может быть использовано в аппаратуре сопр жени цифровых устройств с полудуплексными двухпроводными каналами св зи. Изобретение, использу в данное временное расположение информационных импульсов входных последовательностей таким образом, чтобы в моменты записи информации под управлением импульсов одной последовательности значение импульсов другой последовательности соответствовало значению информации, получаемой из канала св зи, позвол ет упростить конструкцию преобразовател . Преобразователь последовательного кода в параллельный содержит регистр 1 сдвига, элемент ИЛИ 2, счетчик 3 импульсов, расширитель 4 импульсов и элемент 5 задержки. 2 ил.
Description
1
(21)4417553/24-24
(22)28.04.88 (46)
№ 47
23.12.89. Бюл. (72) И.З.Кузьменко, О.В.Р бова и А.У.Ярмухаметов (33) 681.325 (088.8)
(56)Авторское свидетельство СССР f 1045238, кл. Н 03 М 7/00, 1982.
Авторское свидетельство СССР № 1159164, кл. Н 03 М 7/00, 1983. (54) ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬ- НОГО КО,аА В ПАРАЛЛЕЛЬНЫЙ
(57)Изобретение относитс к вычислительной технике, а именно к устройствам передачи информации, и может быть использовано в аппаратуре сопр жени цифровых устройств с полудуплексными двухпроводными каналами св зи . Изобретение, использу в данное временное расположение информационных импульсов входных последовательностей таким образом, чтобы в момент записи информации под управлением импульсов одной последовательности значение импульсов другой последовательности соответствовало значению информации, получаемой из канала св зи , позвол ет упростить конструкцию преобразовател . Преобразователь последовательного кода в параллельный содержит регистр 1 сдвига, элемент ИЛИ 2, счетчик 3 импульсов, расширитель 4 импульсов и элемент 5 задержки . 2 ил.
Ф
(Л
Изобретение относитс к вычислительной технике, а именно к устройствам передачи и преобразовани информации , и может быть использовано в аппаратуре сопр жени цифровых устройств с полудуплексными двухпроводными каналами св зи.
Целью изобретени вл етс упро- преобразовател .
На фиг.1 приведена блок-схема преобразовател ; на фиг.2 - временные диаграммы, по сн ющие его работу.
Преобразователь содержит регистр 1 сдвига, элемент Шти 2, счетчик 3 импульсов , расширитель 4 импульсов и злемент 5 задержки. На фиг.1 позици ми 6-8 обозначены соответственно вход сброса и первый и второй информационные входы преобразовател , позици ми 9 и 10 - соответственно информационный и управл ющий выходы преоб- разовател .
На фиг.2 соответствующими индексами обозначены следующие сигналы: а - сигнал в канале св зи, б и в - сигналы соответственно на первом и втором информационных входах 7 и 8, г - сигнал на выходе расширител 4 импульсов .
Преобразователь работает следующим образом.
В исходном состо нии сигналом Сброс на входе 6 преобразователь приводитс в исходное состо ние. Лли- тельность положительного или отрицательного импульса канала св зи равна t. Период следовани информационных битов равен Т. На информационные входы 7 и 8 преобразовател поступают импульсы единичных или нулевых битов информации.
При поступлении из канала св зи единичного бита информации на входе 7 по вл етс информационный импульс г раньше информационного импульса на входе 8. Этот импульс поступает на вход расширител 4 импульсов. На выходе расширител 4 импульсов по вл ет с расширенный импульс длительностью t , который поступает на информационный вход регистра 1 сдвига. После окончани информационного импульса на входе 7 по вл етс информационный импульс на входе 8, который поступает на управл юпщй вход регистра 1 сдвига и на счетный вход счетчика 3.
При этом по переднему фронту импульса второй последовательности в регистр 1 сдвига записьгааетс сформированное к этому времени единичное значение информации с выхода расширител 4 импульсов, а значение счетчика 3 увеличиваетс на единицу.
При поступлении из канала св зи нулевого бита информации информационный импульс на входе 8 по вл етс раньше, чем на входе 7, следовательно к моменту по влени переднего фронта импульса на информационном входе 8, а следовательно, и на управл ющем вхо де регистра t сдвига находитс нуле- вое значение расширител А импульсов, которое записьгааетс в регистр 1 сдвига. При этом значение счетчика 3 увеличиваетс на едашицу.
При поступлении последовательности импульсов на входы 7 и 8 преобразовател происходит последовательный сдвиг информации в регистр 1 сдвига и счет поступающих битов в счетчике 3.
Дл правильной работы преобразовател длительность расширенного импульса t, должна находитьс в преде
лах .,cT -t.
S
При поступлении последнего бита информационного байта на выходе счетчика 3 по вл етс управл ющий сигнал, поступающий на выход 10. При приеме следуюрдих байтов информации цикл работы преобразовател повтор етс . После приема каждого байта информации счетчик приводитс в исходное состо ние сигналом на управл ющем выходе 10, который через элемент) 5 задержки и элемент 2 ИЛИ поступает на вход сброса счетчика 3, подготавлива его дл подсчета битов следующего байта.
Ф о р мула изобретени
Преобразователь последовательного кода в параллельный, содержащий регистр сдвига, элемент ИЛИ и счетчик импульсов, счетный вход которого объединен с входом управлени регистра сдвига, выходы регистра сдвига и счетчика импульсов вл ютс соответственно информационным и управл ющим вы- ходами преобразовател , отличающийс тем, что, с целью упрощени преобразовател , в него введены расширитель импульсов и элемент задержки , выход которого соединен с первым входом элемента ШТИ, выход которого соединен с входсм сброса счетчика импульсов, выход расширител (шпульсов соединен с информационным входом регистра сдвига второй вход элемента ИЛИ объединен с входом сброса регистра сдвига и вл етс входом сброса преобразовател , вход элемента задержки подключен к выходу счетчика импульсов, вход рас- пирител импульсов и счетчный вход счетчика импульсов вл етс соответственно первым и вторым информационными входами преобразовател .
ИММл--фиг .
фиг. 2
Claims (1)
- Ф ор мула изобретенияПри этом по переднему фронту импульса второй последовательности в регистр 1 сдвига записывается сформированное к этому времени единичное значение информации с выхода расширителя 4 импульсов, а значение счетчика 3 увеличивается на единицу.При поступлении из канала связи нулевого бита информации информационный импульс на входе 8 появляется раньше, чем на входе 7, следовательно, к моменту появления переднего фронта импульса на информационном входе 8, а следовательно, и на управляющем входе регистра 1 сдвига находится нуле-? вое значение расширителя 4 импульсов, которое записывается в регистр 1 сдвига. При этом значение счетчика 3 35 увеличивается на единицу.При поступлении последовательности импульсов на входа 7 и 8 преобразо вателя происходит последовательный сдвиг информации в регистр 1 сдвига и счет поступающих битов в счетчике 3.Для правильной работы преобразователя длительность расширенного импульса t, должна находиться в пределах у 45Преобразователь последовательного кода в параллельный, содержащий регистр сдвига, элемент ИЛИ и счетчик импульсов, счетный вход которого объединен с входом управления регистра сдвига, выходы регистра сдвига и счетчика импульсов являются соответственно информационным и управляющим вы·· ходами преобразователя, отличающийся тем, что, с целью упрощения преобразователя, в него введены расширитель импульсов и элемент задержки, выход которого соединен с первым входом элемента ИЛИ, выход которого соединен с входом сброса счетчика импульсов, выход расширителя («пульсов соединен с информационным входом регистра сдвига, второй вход элемента ИЛИ объединен с входом сброса регистра сдвига и является входом сброса преобразователя, вход элемента задержки подключен к выходу счетчика импульсов, вход расширителя импульсов и счетчный вход счетчика импульсов являются соответственно первым и вторым информационными входами преобразователя.Фиг.11 1 О 0 1 11γ-Μγ4Μγ---V-U-7 s—л π__п__п_п___
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884417553A SU1531225A1 (ru) | 1988-04-28 | 1988-04-28 | Преобразователь последовательного кода в параллельный |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884417553A SU1531225A1 (ru) | 1988-04-28 | 1988-04-28 | Преобразователь последовательного кода в параллельный |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1531225A1 true SU1531225A1 (ru) | 1989-12-23 |
Family
ID=21371709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884417553A SU1531225A1 (ru) | 1988-04-28 | 1988-04-28 | Преобразователь последовательного кода в параллельный |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1531225A1 (ru) |
-
1988
- 1988-04-28 SU SU884417553A patent/SU1531225A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3748393A (en) | Data transmission over pulse code modulation channels | |
SU1531225A1 (ru) | Преобразователь последовательного кода в параллельный | |
US3732376A (en) | Time division multiplex coder | |
SU1376244A1 (ru) | Преобразователь последовательного кода в параллельный | |
SU1580581A1 (ru) | Система передачи двоичной информации | |
SU1464292A2 (ru) | Преобразователь последовательного кода в параллельный | |
SU1068927A1 (ru) | Устройство дл ввода информации | |
SU1001460A1 (ru) | Преобразователь двоичного кода во временной интервал | |
SU1566388A1 (ru) | Устройство дл регистрации информации | |
SU951733A1 (ru) | Устройство дл передачи и приема дискретной информации | |
SU1462485A2 (ru) | Преобразователь последовательного кода в параллельный | |
SU598238A1 (ru) | Устройство коммутации | |
SU1172047A1 (ru) | Устройство дл передачи и приема цифровых сигналов | |
SU1374433A1 (ru) | Преобразователь кодов | |
SU1368884A1 (ru) | Устройство дл ввода-вывода информации | |
SU1649676A1 (ru) | Преобразователь кодов | |
SU1730732A1 (ru) | Устройство дл приема рекуррентного сигнала фазового пуска | |
SU1193837A1 (ru) | Устройство дл передачи и приема цифровой информации | |
SU1510105A1 (ru) | Устройство дл передачи и приема данных | |
SU924893A1 (ru) | Устройство цикловой синхронизации | |
SU1169173A1 (ru) | Устройство дл преобразовани последовательного кода в параллельный | |
SU1753615A1 (ru) | Устройство дл передачи информации | |
SU813810A1 (ru) | Устройство дл передачи дискретныхСигНАлОВ | |
SU734782A1 (ru) | Устройство дл передачи и приема дискретных сигналов | |
SU1073772A1 (ru) | Генератор импульсов со случайной длительностью |