SU1307585A1 - Синхронный делитель частоты на 15 на @ -триггерах - Google Patents

Синхронный делитель частоты на 15 на @ -триггерах Download PDF

Info

Publication number
SU1307585A1
SU1307585A1 SU853992597A SU3992597A SU1307585A1 SU 1307585 A1 SU1307585 A1 SU 1307585A1 SU 853992597 A SU853992597 A SU 853992597A SU 3992597 A SU3992597 A SU 3992597A SU 1307585 A1 SU1307585 A1 SU 1307585A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
flip
flop
output
flops
Prior art date
Application number
SU853992597A
Other languages
English (en)
Inventor
Юрий Васильевич Литвинов
Владимир Иванович Мяснов
Original Assignee
Предприятие П/Я Г-4149
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4149 filed Critical Предприятие П/Я Г-4149
Priority to SU853992597A priority Critical patent/SU1307585A1/ru
Application granted granted Critical
Publication of SU1307585A1 publication Critical patent/SU1307585A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение относитс  к области импульсной техники. Введение в синхронный делитель частоты на 15 на JK- триггерах шины 6 сброса и новых электрических св зей между функциональными элементами повьппает его быстродействие. 2 ил. 7 С К 3 2 с 7г . -7ff .7/ СО СП 00 СП фи$.1

Description

Изобретение относитс  к импульсной технике и может быть использовано в синтезаторах частот.
Цель изобретенит - повьшение быстродействи .
На фиг. 1 приведена электрическа  функциональна  схема устройства на фиг, 2 - временные диаграммы, по сн ющие его работу.
Синхронный делитель частоты на 15 на JK-триггерах содержит первый, второй, третий и четвертый JK-тригге ры 1-4, С- и R-входы которьк соединены соответственно с входной шиной 5 и с шиной 6 сброса, первый вход первого элемента И 7 соединен с первым входом второго элемента И 8, с К-входом первого JK-триггера 1 и с пр мым выходом второго JK-триггера 3, J-вход которого соединен с пр мым выходом первого JK-триггера 1, выход первого элемента 7 соединен с J-BXO дом третьего JK-триггера 3, пр мой выход которого соединен с вторым входом второго элемента И 8,, выход кото рого соединен с J- и К-входами чет- .вертого JK-триггера 4, инверсный выход которого соединен с первым входом третьего элемента И 9, выход которого соединен с К-входом третьего JK-триггера 3, второй вход - с вторым входом первого элемента И 7, с третьим входом второго элемента И 8, с К-входом второго JK-триггера 2 и с инверсным выходом первого JK-триггера 1, J-вход которого соединен с инверсным выходом третьего JK-триггера 3, пр мой и инверсный выходы четвертого JK-триггера 4 соединены соответственно с первой и второй выходными шинами 10 и 11.
Синхронный делитель частоты на 15 на JK.-триггерах работает следующим образом.
В исходное (нулевое) состо ние JK- триггеры 1-4 устанавливаютс  подачей соответствующего сигнала на шину 6.
Входные импульсы (фиг. 2а), поступа  на С-входы JK-триггеров 1-4, измен ют их состо ние с учетом следующего . Если на J- и К-входах JK-триггера имеютс  нулевые уровни, то он сохран ет свое состо ние (предьщуСинхронный делитель частоты на 1 45 на JK-триггерах, содержащий первый, второй, третий и четвертый JK-триг- геры, С-входы которых соединены с входной шиной, а пр мой и инверсный выходы четвертого JK-триггера соеди 50 нены соответственно с первой и втор выходными шинами, пр мой выход первого JK-триггера соединен с J-входо второго JK-триггера, пр мой выход которого соединен с первым входом
щее), если на J- и К-входах JK-триг- 5 первого элемента И, выход которого
гера имеютс  единичные уровни, то он переключаетс  в противоположное состо ние (из нулевого в единичное и наоборот); если на J-входе JK-тригге
5
0
ра имеетс  единичный уровень, а на К-входе - нулевой, то он переключаетс  в единичное состо ние (или подтверждаетс  такое состо ние). если на J-входе JK-триггера имеетс  нулевой уровень, а на К-входе - единичньш, то он переключаетс  в нулевое состо ние (или подтверждаетс  такое состо ние ) , Учитыва  приведенный алгоритм работы JK -триггеров 1-4 и то, что единичный уровень на ваходе элементов 7, 8 и 9 по вл етс  при наличии единичных уровн х на всех их входах, первый JK-триггер 1 переключаетс  в единичное состо ние (фиг. 2б) после по влени  первого, четвертого, дев того и двенадцатого импульсов на шине 5 и в нулевое - после по влени  третьего, шестого, одиннадцатого и четьфнадцатого импульсов. Аналогично JK-триггер 2 переключаетс  в единичное состо ние (фиго 2в) после по влени  второго, п того, дес того и тринадцатого импульсов на шине 5 и в нулевое - лосле по влени  четвертого, седьмого, двенадцатого и п тнадцатого импульсов-, JK-триггер 3 переключаетс  в единичное состо ние (фиг.2г) после по влени  четвёртого и двенадцатого импульсов на шине 5 ив нулевое - после по влени  восьмого и п тнадцатого импульсов JK-триггер 4 переключаетс  в единичное состо ние (фиг. 2д) после по влени  седьмого 5 импульса на шине 5 и в нулевое - после по влени  п тнадцатого импульса.
При по влении п тнадцатого (нулевого ) импульса на шине 5 устройство возвращаетс  в исходное состо ние, и цикл делени  частоты повтор етс .

Claims (1)

  1. Формула изобретени 
    0
    0
    Синхронный делитель частоты на 15 на JK-триггерах, содержащий первый, второй, третий и четвертый JK-триг- геры, С-входы которых соединены с входной шиной, а пр мой и инверсный выходы четвертого JK-триггера соеди- нены соответственно с первой и второй выходными шинами, пр мой выход первого JK-триггера соединен с J-входом второго JK-триггера, пр мой выход которого соединен с первым входом
    подключен к J-входу третьего JK-триггера , цр мой выход которого через второй элемент И подключен к J-входу четвертого JK-триггера, пр мой выход
    которого соединен с первым входом второго элемента И, второй вход которого соединен с пр мым выходом третьего JK-триггера, выход - с J- входом четвертого JK-триггера, пр мой выход которого соединен с первым входом третьего элемента И, отличающийс  тем, что, с целью повышени  быстродействи , в него введена шина сброса, котора  соединена с R-входами всех JK-триггеров, причем К-вход четвертого JK-триггера
    / а 1 2 J 56 763 10 11 12 1У П 75
    а
    Редактор И.Рыбченко
    Составитель А.Соколов
    Техред М.Ходанич Корректор М.Шароши
    1641/55
    Тираж 902Подписное
    ВНИИПИ Государственного комитета СССР
    по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5
    Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
    соединен с выходом второго элемента И, второй вход которого соединен с К-входом первого JK-триггера, третий вход - с вторыми входами первого и второго элементов И, с К-входом второго JK-триггера и с инверсным выходом первого JK-триггера, К-вход которого соединен с первым входом первого элемента И, J-вход - с инверсным выходом третьего JK-триггера, К- вход которого соединен с выходом третьего элемента И,
    Фиа. 2
SU853992597A 1985-12-19 1985-12-19 Синхронный делитель частоты на 15 на @ -триггерах SU1307585A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU853992597A SU1307585A1 (ru) 1985-12-19 1985-12-19 Синхронный делитель частоты на 15 на @ -триггерах

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU853992597A SU1307585A1 (ru) 1985-12-19 1985-12-19 Синхронный делитель частоты на 15 на @ -триггерах

Publications (1)

Publication Number Publication Date
SU1307585A1 true SU1307585A1 (ru) 1987-04-30

Family

ID=21210924

Family Applications (1)

Application Number Title Priority Date Filing Date
SU853992597A SU1307585A1 (ru) 1985-12-19 1985-12-19 Синхронный делитель частоты на 15 на @ -триггерах

Country Status (1)

Country Link
SU (1) SU1307585A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР N 951716, кл. Н 03 К 23/72, 1981. Букреев И.Н. и др. Микроэлектронные схемы цифровых устройств. - М.: Советское радио, 1975, с. 194. Будинский Я. Логические цепи в цифровой технике. Пер. с чешек. К.Юнга/Под ред. БоА.Калабекова. - М.; Св зь, 1977, с. 246, табл.6,3г. D С ТГ R Qi 3 с /у . *

Similar Documents

Publication Publication Date Title
SU1307585A1 (ru) Синхронный делитель частоты на 15 на @ -триггерах
SU1307584A1 (ru) Синхронный делитель частоты на 9 на @ -триггерах
SU1354414A1 (ru) Делитель частоты на три
SU1290504A1 (ru) Устройство дл синхронизации сигналов
SU1547056A1 (ru) Синхронный делитель частоты на п ть
SU1363432A1 (ru) Частотно-фазовый дискриминатор
SU1311018A1 (ru) Делитель частоты следовани импульсов на три
SU1274135A1 (ru) Устройство дл выделени одиночного импульса
SU1290533A1 (ru) Преобразователь кода
SU1185644A1 (ru) Устройство дл обнаружени ошибок
SU1243128A1 (ru) Делитель частоты следовани импульсов
SU1243105A1 (ru) Формирователь импульсов
SU1256154A1 (ru) Тактируемый УК-триггер
SU1338061A1 (ru) Синхронный делитель частоты на 10
SU1252931A1 (ru) Устройство дл формировани импульсов разностной частоты
SU1580535A2 (ru) Троичное счетное устройство
SU1651374A1 (ru) Синхронный делитель частоты
SU1226451A1 (ru) Генератор последовательности случайных чисел
SU1336219A1 (ru) Преобразователь последовательности парных импульсов
SU1238216A1 (ru) Синхронный детектор изменений входного сигнала
SU1244790A1 (ru) Многостабильный триггер
SU1226660A1 (ru) Делитель частоты на 19
SU1145476A1 (ru) Синхронный делитель частоты следовани импульсов на 5
SU987782A1 (ru) Устройство дл управлени трехфазным мостовым инвертором
SU1256199A2 (ru) Делитель частоты на три