SU1145476A1 - Синхронный делитель частоты следовани импульсов на 5 - Google Patents
Синхронный делитель частоты следовани импульсов на 5 Download PDFInfo
- Publication number
- SU1145476A1 SU1145476A1 SU833669786A SU3669786A SU1145476A1 SU 1145476 A1 SU1145476 A1 SU 1145476A1 SU 833669786 A SU833669786 A SU 833669786A SU 3669786 A SU3669786 A SU 3669786A SU 1145476 A1 SU1145476 A1 SU 1145476A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- trigger
- inputs
- flip
- output
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
СИНХРОННЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ НА 5, содержащий три В -триггера, 0-входы первого и второго из которых подключены к шине пр мого входного сигнала, С-вход третьего )-триггера подключен к шине инверсного входного сигнала, а его первый D-вход - к инверсному выходу первого D-триггера, первый) вход которого соединен с инверсным выходом второго D-триггера, отличающийс тем, что, с целью повышени надежности, в него введен элемент И, первый и второй входы которого подключены к пр мым выходам соответственно первого и третьего В -триггеров, а выход соединен с вторым D-входом третьего )-триггера, инверсный выход которого соединен с первым D-входом второго jD -триггера, вторые D-входы первого и второго D-триггеров соединены соответственно с первым и вторым R входами третьего J) -триггера и под (Л ключены к инверсным выходам соответственно первого и второго D)-триггеров .
Description
СП
4
СЬ Изобретение относитс к импульсной технике, предназначено дл . шени частоты входного сигнала в 5 раз со скважностью выходного сигнала равной двум; и может быть исполь зовано в синтезаторах частот. Известен синхронный делитель час тоты следовани импульсов на 5, содержащий три УК-триггера, С-входы которых соединены с шиной входного сигнала, а J- и К- входы образуют с выходами комбинационную логическую схему .I. Недостатки данного устройства сложность и невысокое быстродействи которые определ ютс типом используемых триггеров, кроме того, в нем не обеспечиваетс скважность выходных импульсов два. На иболее близким к предлагаемому о технической сущности вл етс Синхронный делитель частоты следова ни импульсов, содержащий четыре D-триггера, С-входы первого, второго и четвертого D-триггеров подключены к шине пр мого входного сигнал С-вход третьего J) -триггера подключ к шине инверсного входного сигнала, а его первыйJD-вход - к инверсному выходу первого D-триггера, первый D-ВХОД которого соединен с инверсным выходом второго В-триггера и первым входом элемента ИЛИ, второй вход которого соединен с пр мым выходом третьего триггера, а В-вход четвертого D-триггера соединен с пр мым выходом второго D-триггера, | -вход которого соединен с пр мым в ходом В-триггера, второй D-ВХОД которого соединен с инверсным выходом четвертого D -триггера И Недостатком известного устройства вл етс сложность , так как используютс четыре D -триггера и эле мент ИЛИ и, следовательно, ограниченна надежность. Цель изобретени - повьшение надежности . Поставленна цель достигаетс те что в синхронный делитель частоты следовани импульсов на 5,содер;Жащий триD Триггера, С-входы первого и второго КЗ которых подключен к шине пр мого входного сигнала, Свход третьего D-триггера подключен к шине инверсного входного сигнала, а его первый D-ВХОД - к инвесрному выходу первого)-триггера, первый Х)-5Ход которого соединен с инверсным выходом второго D-триггера, введен элемент И, первый и Ьторой входы которого подключены к пр мым выходам. соответственно первого и третьего Ц-трйггеров, а выход соединен с вторым ) -входом третьего D -триггера, инверсный выход которого соединен с первым D-ВХОДом второго В-триггера , вторые В-входы первого и второго Д-триггеров соединены соответственно с первым и BTOpbiM R-входами, третьего . 5}-триггера и подключены к инверсным выходам соответственно первого и второго D -триггеров. На фиг. 1 приведена электрическа структурна схема устройства на фиг. 2 - временные диаграммы, по сн к цие его работу. Устройство содержит первый 1 и второй 2 В -триггеры, шину 3 пр мого входного сигнала, третий D-триггер 4, шину 5 инверсного входного сигнала, элементы И 6, шину 7 выходного сигнала, скважность которого равна двум, при этом D .ттриггеры 1, 2 и 4 и элемент И 6, С-входы первого и второго D -триггеров 1 и 2 подключены к шине 3 пр мого входного сигшала , С-вход третьего D -триггера 4 ТТЬдключен к шине 5 инверсного вход- ного сигнала, первьй D-вход триггера 4 подключен к инверсному выходу Q-триггера 1, первый О-вход которого подключен к инверсному выходу D -триггера 2, входы элемента И 6 подключены к пр №1м выходам D -триггеров 1 и 4, а выход соединен с вторым В-входом D-триггера 4, инверсньй выход D; триггера 4 соединен с первым D-ВХОДОМ D-триггера 2, вторые Д.-входы D-триггеров 1 и 2 соединены соответственно с первым и вторым R-входами В - триггера 4 и подключены к инверсным выходам соответственно D -триггеров 1 и 2, пр мой выход D -триггера 4 соединен с шиной 7 выходного сигнала.. Синхронный делитель частоты следовани импульсов на 5 работает следуюйр образом. Пр мой входной сигнал с шины 8 с периодом Т и скважностью два поступает на С-входы D -триггеров 1 и. 2, инверсный входной сигнал с шины 5 поступает на С-вход D -триггера 4. Допустим, что в исходном состо нии JD -триггеры 1, 2 и 4 обнулены (см. фиг. 2). Тогда под действием двух пар импульсов с шин 3 (фиг. 2в) и 5 (фиг. 2б) на С-входы D -триггеро 1, 2 и.4 Р -триггеры последовательно пройдут следующие состо ни (фиг. . 2):, (Qt обозначены состо ни соответствующих L D -триггеров). Г , - : Третий импульс с шины 5 установит -триггер 4 в единичное состо ние. Далее под действием трех импульсов с шины 3 и двух импульсов с шины 5 р-триггеры 1, 2 и 4 последовательно пройдут следующие состо ни : QI Qt Q 01 , 1 о 1 . 1 .1 . 1 j о О После установки D -триггеров 1 и 2 в нулевое состо ние высокие потенциалы их инверсных выходов установ т О.-триггер 4 по его К. -входам в нулевое состо ние. В результате на выходе D -триггера 4 и на шине 7 формируетс сигнал с периодом 5Т и скважностью равной двум. На выходе элемента 6 также фор;мируетс сигнал с периодом 5Т (фиг.2и) , Но его скважность отличаетс от двух. , Далее работа устройства повтор етс . I.. . . - Использование предлагаемого устройства позвол ет сократить аппаратурные затраты по сравнению с прототипом на 25% при сохранении остальных технических характеристик.
Claims (1)
- СИНХРОННЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ НА 5, содержащий три Л -триггера, С-входы первого и второго из которых подключены к шине прямого входного сигнала, С-вход третьего D-триггера подключен к шине инверсного входного сигнала, а его первый D-вход - к инверсному выходу первого В-триггера, первый Двход которого соединен с Инверсным выходом второго D-триггера, отличающийся тем, что, с целью повышения надежности, в него введен элемент И, первый и второй входы которого подключены к прямым выходам соответственно первого и третьего В -триггеров, а выход соединен с вторым В-входом третьего В-триггера, инверсный выход которого соединен с первым D-входом второго В-триггера, вторые В-входы первого и второго В—триггеров соединены соответственно с первым и вторым К входами третьего В -триггера й подключены к инверсным выходам соответ—' ственно первого и второго В)-триггеров..SU „ 1145476
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833669786A SU1145476A1 (ru) | 1983-11-28 | 1983-11-28 | Синхронный делитель частоты следовани импульсов на 5 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833669786A SU1145476A1 (ru) | 1983-11-28 | 1983-11-28 | Синхронный делитель частоты следовани импульсов на 5 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1145476A1 true SU1145476A1 (ru) | 1985-03-15 |
Family
ID=21091852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833669786A SU1145476A1 (ru) | 1983-11-28 | 1983-11-28 | Синхронный делитель частоты следовани импульсов на 5 |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1145476A1 (ru) |
-
1983
- 1983-11-28 SU SU833669786A patent/SU1145476A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Справочник по интегральным микросхемам. Под ред. Б.В.Тарабрина, 2-е изд. М., Энерги , 1980, с.707, рис. 5-196. 2. Авторское свидетельство СССР 797079, кл. Н 03 К 23/00, 1979 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1145476A1 (ru) | Синхронный делитель частоты следовани импульсов на 5 | |
SU1533001A1 (ru) | Делитель частоты | |
SU1014152A2 (ru) | Делитель частоты следовани импульсов | |
SU1580535A2 (ru) | Троичное счетное устройство | |
SU1309303A1 (ru) | Синхронный делитель частоты следовани импульсов на п ть | |
SU661746A1 (ru) | Формирователь импульсов | |
SU1167729A2 (ru) | Делитель частоты импульсов | |
SU841101A1 (ru) | Формирователь разностной частотыиМпульСНыХ пОСлЕдОВАТЕльНОСТЕй | |
SU575767A1 (ru) | Формирователь импульсов | |
SU766018A1 (ru) | Делитель частоты следовани импульсов | |
SU606210A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
SU545073A1 (ru) | Устройство дл формировани импульсов разностной частоты | |
SU999148A1 (ru) | Формирователь одиночных импульсов | |
SU1415432A1 (ru) | Троичное счетное устройство | |
SU982198A1 (ru) | Реверсивный счетчик | |
SU375651A1 (ru) | Частотно-импульсное множительно- делительное устройство-^ | |
SU809504A1 (ru) | Одновибратор | |
SU678659A1 (ru) | Генератор импульсов | |
SU435524A1 (ru) | Множительно-делительное устройство | |
SU746944A1 (ru) | Делитель частоты импульсов | |
SU765970A1 (ru) | Четырехтактный распределитель импульсов дл управлени шаговым двигателем | |
SU1368983A1 (ru) | Синхронный делитель частоты на 14 | |
SU515263A1 (ru) | Формирователь четырехфазной последовательности импульсов | |
SU1058072A2 (ru) | Делитель частоты следовани импульсов | |
SU828407A1 (ru) | Устройство дл формировани импульсовРАзНОСТНОй чАСТОТы |