SU1476459A1 - Арифметическое устройство - Google Patents

Арифметическое устройство Download PDF

Info

Publication number
SU1476459A1
SU1476459A1 SU874273125A SU4273125A SU1476459A1 SU 1476459 A1 SU1476459 A1 SU 1476459A1 SU 874273125 A SU874273125 A SU 874273125A SU 4273125 A SU4273125 A SU 4273125A SU 1476459 A1 SU1476459 A1 SU 1476459A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
elements
inputs
adder
Prior art date
Application number
SU874273125A
Other languages
English (en)
Inventor
Збышек Иванович Домбровский
Михаил Алексеевич Дуда
Михаил Георгиевич Опаец
Елена Михайловна Опаец
Original Assignee
Тернопольский Финансово-Экономический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Тернопольский Финансово-Экономический Институт filed Critical Тернопольский Финансово-Экономический Институт
Priority to SU874273125A priority Critical patent/SU1476459A1/ru
Application granted granted Critical
Publication of SU1476459A1 publication Critical patent/SU1476459A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

Изобретение относитс  к автоматике и вычислительной технике, может быть использовано при построении специализированных вычислительных машин и функциональных преобразователей. Цель изобретени  - расширение функциональных возможностей за счет обеспечени  извлечени  квадратного корн  из непрерывной функции, заданной последовательностью импульсов, выборки наибольшего или наименьшего значени  из чисел, заданных последовательностью импульсов, и делени  количества последовательных импульсов на коэффициент. Устройство содержит реверсивный счетчик, сумматоры, триггер, группы элементов И, элементы И, ИЛИ, НЕ, элементы задержки. 1 ил.

Description

1
Изобретение относитс  к вычислительной технике и может быть использовано при построении специализированных вычислительных машин и функциональных преобразователей.
Пель изобретени  - расширение функциональных возможностей за счет извлечени  корн  квадратного из непрерывной Функции, заданной последовательностью импульсов, а также выборки наибольшего и наименьшего значений из чисел, заданных последовательностью импульсов и делени  количества последовательных импульсов на коэффициент.
На чертеже представлена блок-схема предлагаемого арифметического устройства.
Устройство содержит реверсивный счетчик 1, сумматоры 2 и 3, триггер
2
4, группы элементов И 5-7, элементы И 8-24, элементы ИЛИ 25-36, элемент НЕ 37, элементы 38-42 задержки, входы 43-50 задани  режимов, устройства , информационный вход 51, вход 52 сброса устройства, входы 53 и 54 установки счета, выход 55 устройства , выходы 56-59 сумматоров.
Устройство работает следующим образом .
При возведении в квадрат непрерывной Лункиии, поступаюшей на информационный вход 51, на входе 47 устройства должен быть единичный, а на входах 43-52 - нулевые сигналы. При этом в исходном состо нии реверсивный счетчик 1 и сумматор 2 свободны .
Если на информационный вход 51 поступают импульсы положительного при4ь
1
ОЭ 4
СП
со
J1
ращени , то на входе 53 установки счета должен быть единичный, а на входе 54 установки счета - нулевой сигналы.
С приходом первого импульса через элементы И 14, ИЛИ 28 и 29 к содержимому сумматора 2 прибавл етс  единица . Импульс с выхода элемента И 14 также проходит через элемент ИЛИ 34 на вход элемента 41 задержки, а им- |Пульс с выхода элемента ИЛИ 28 открывает через элемент ИЛИ 30 группу элементов И 5, через которую содержимое реверсивного счетчика 1 пере- даетс  на первую группу входов сумматора 2 со сдвигом на один разр д влево, т.е. удвоенное значение. Затем импульс, проход ший через элемен 41 задержки, прибавл ет единицу к содержимому реверсивного счетчика 1.
Аналогичные вычислени  провод тс  дл  каждого импульса положительного приращени .
Если на информационный вход 51 по-25 ИЛИ 29, „вследствие чего к содержимому
ва должен быть единичный, а на входах 43-52 - нулевые сигналы.
В исходном состо нии сумматор 2 свободен, а в реверсивном счетчике 1 записано двоичное число X, вследствие чего на выходе элемента ИЛИ 33 будет единичный сигнал. При этом на информационный вход 51 поступает импульсна  последовательность. С приходом первого импульса на информационный вход 51 через элементы И 18, ИЛИ 35 и 36 вычитаетс  единица из содержимого реверсивного счетчика 1. Импульс с выхода элемента ИЛИ 36 проходит также через элемент 42 задержки , элементы ИЛИ 28 и 30 и открывает группу элементов И 5, через которую содержимое реверсивного счетчика 1 передаетс  на первую группу входов сумматора 2 со сдвигом на один разр д влево, т.е. удвоенное значение. Вместе с тем, импульс с выхода элемента ИЛИ 28 проходит через элемент
ступают импульсы отрицательного приращени , то на входе 54 установки режима счета должен быть единичный, а на входе 53 установки режима счета - нулевой сигналы. С приходом пер вого импульса через элементы И 15, ИЛИ 35 вычитаетс  единица из содержимого реверсивного счетчика 1. Кроме того, импульс с выхода элемента И 15 проходит через элемент 40 за- держки, элементы ИЛИ 31 и 32 и открывает группу элементов И 7, через которую в обратном коде содержимое счетчика 1 передаетс  на вторую группу входов сумматора 2 со сдвигом на один разр д влево, т.е. удвоенное обратное значение. Вместе с тем импульс с выхода элемента ИЛИ 31 проходит через элемент ИЛИ 29, вследствие чего к содержимому сумматора 2 прибавл етс  единица.
Аналогичные вычислени  провод тс  дл  каждого импульса отрицательного приращени .
Така  методика вычислени  прово- дитс  дл  каждого импульса непрерывной функции X, поступившего на информационный вход 51 устройства. При этом в реверсивном счетчике 1 накапливаетс  значение X, а в сумматоре 2 - значение X2.
, В случае возведени  в квадрат двоичного числа X, заданного параллельным кодом, на входе 49 устройстсумматора 2 прибавл етс  единица.
Аналогичные вычислени  провод тс  дл  каждого импульса, поступившего на информационный вход 51 устройства. В момент, когда в реверсивном счетчике 1 будет нулевое число, на выходе элемента ИЛИ 33 будет нулевой сигнал , вследствие чего поступление импульсов через элемент И 18, а следовательно , и процесс вычислени  прекращаетс  .
В результате.в реверсивном счетчике 1 будет нулевое число, а в сумматоре 2 - значение X .
В случае извлечени  квадратного корн  из двоичного числа X, заданного параллельным кодом, на входе 48 устройства должен быть единичный, а на входах 43-50 - нулевые сигналы.
В исходном состо нии реверсивный счетчик 1 свободен, а в сумматоре 2 записано двоичное число X. При этом на выходе 57 сумматора 2 будет единичный сигнал, означающий, что число в сумматоре 2 больше нул , а на информационный вход устройства 51 поступает импульсна  последовательность .
Первый импульс, поступающий на информационный вход 51, через элементы И 17, ИЛИ 34 проходит на вход элемента 41 задержки. Вместе с тем, импульс с-выхода элемента И 17 через
51
элементы ИЛИ 31 ц 32 открывает группу элементов И 7, через которую в обратном коде содержимое счетчика 1 передаетс  на вторую группу входов сумматора 2 со сдвигом на один разр д влево, т.е. удвоенное обратное значение. Одновременно импульс с выхода элемента ИЛИ 31 поступает через элемент ИЛИ 29, вследствие чего к содержимому сумматора 2 прибавл етс  единица. Затем импульс с выхода элемента ИЛИ 34 проходит через элемент 41 задержки и прибавл ет единиц к содержимому реверсивного счетчика 1 .
Аналогичные вычислени  провод тс  дл  каждого импульса, поступившего на информационный вход 51 устройства В момент, когда в сумматоре 2 будет отрицательное или нулевое число, на выходе 57 сумматора 2 будет нулевой сигнал, вследствие чего поступление импульсов через элемент И 17, а следовательно , и процесс вычислени  пре крашаетс . Результат VX будет в счетчике 1 .
В случае извлечени  квадратного корн  из непрерывной функции, поступающей на информационный вход 51, на входе 50 устройства должен быть единичный , а на входах 43-52 устройства - нулевые сигналы,
В исходном состо нии реверсивный счетчик 1 и сумматор 2 свободны. При этом на выходе 56 сумматора 2 будет единичный сигнал, означающий, что число, в сумматоре 2 - нулевое, а на выходе 59 сумматора 3 будет также единичный сигнал, означающий что сумма не равна двоичному числу 0,00...00, где А - число, которое находитс  в реверсивном счетчике 1, а В - число, которое находитс  в сумматоре 2 без самого младшего разр да, т.е. со сдвигом на один разр д вправо.
Если на информационный вход 51 поступают импульсы положительного приращени , то на шине установки режима счета 53 должен быть единичный, а на входе 54 установки режима счета - нулевой сигнал.
С приходом первого импульса на информационный вход 51 устройства через элементы И 19, ИЛИ 27 к содержимому сумматора 2 прибавл етс  единица . Вместе с тем, импульс с выхода
596
элемента И 19 проходит через элементы И 22, ИЛИ 32 и открывает группу элементов И 7, череч которую в обрат- ном коде содержимое счетчика 1 передаетс  на вторую группу входов сумматора 2 со сдвигом на один разр д влево, т.е. удвоенное обратное значение . Кроме того, импульс с выхода
элемента И 22 проходит через элемент ИЛИ 34, элемент 41 задержки, вследствие чего к содержимому реверсивного счетчика 1 прибавл етс  единица. После окончани  первого импульса
в сумматоре 2 будет отрицательное число, вследствие чего на выходе 56 сумматора 2 будет нулевой сигнал. С приходом второго импульса на информационный вход 51 устройства через элементы И 19, ИЛИ 27 только к содержимому сумматора 2 прибавл етс  единица. При этом на выходе 56 сумматора 2 по вл етс  единичный сигнал, означающий, что число в сумматоре
2 - нулевое.
При поступлении последующих импульсов положительного приращени  устройство работает аналогично описанному . Если на информационный вход 51
поступают импульсы отрицательного
приращени , то на входе 54 установки режима должен быть единичный, а на входе 53 установки режима счета - нулевой сигналы.
Пусть на выходе 59 сумматора 3 будет единичный сигнал, означающий, что сумма не равна двоичному числу 0,00...00.
С приходом первого импульса на информационный вход 51 устройства через элементы И 20 и 24 к содержимому сумматора 2 прибавл етс  число 1,11.... При поступлении последующих
импульсов отрицательного приращени  устройство работает аналогично описанному до тех пор, пока сумма не будет равна числу 0,00...00. В момент, когда эта сумма равна числу
0,00...00 на выходах 59 и 68 сумматора 3 возникнут нулевой и единичный сигналы соответственно. При этом следующий импульс, поступающий на информационный вход 51, проходит через элементы И 20 и 21, ИЛИ 35 и 36, вследствие чего из содержимого реверсивного счетчика 1 вычитаетс  единица . Вместе с тем импульс с выхода элемента ИЛИ 36 проходит через эле- -.
мент 42 задержки, элементы ИЛИ 28 и 30 и открывает группу элементов И 5, через которую содержимое реверсивного счетчика 1 передаетс  на первую группу входов сумматора 2 со сдвигом на один разр д влево, т.е. удвоенное значение. Кроме того, импульс с выхода элемента ИЛИ 28 проходит через элемент ИЛИ 29, вследствие чего к содержимому сумматора 2 прибавл етс  единица. При этом на выходах 58 и 59 сумматора 2 снова возникнут единичный и нулевой сигналы соответственно .
При поступлении последующих импульсов отрицательного приращени  устройство работает аналогично описанному .
Така  методика вычислени  проводитс  дл  каждого импульса непрерывной функции X, поступившего на информационный вход 51 устройства. При этом в реверсивном счетчике 1 будет значение vx.
В случае получени  в след щем режиме значени  непрерывной переменной X в заданном масштабе на входе 46 устройства должен быть единичный,а на входах устройства 43-52 - нулевые сигналы.
В исходном состо нии в реверсивном счетчике 1 записан масштабный коэффициент М, а сумматор 2 свободен . Если на информационный вход 51 поступают импульсы положительного прирашени , то на входе 53 установки режима счета должен быть единичный, а на входе 54 установки режима счета - нулевой сигналы. В этом случае каждый импульс, поступающий на информационный вход 51, проходит через элементы И 13, ИЛИ 30 и открывает группу элементов И 5, через которую содержимое реверсивного счетчика 1 передаетс  на первую группу входов сумматора 2 со сдвигом на один разр д влево, т.е. удвоенное значение. В случае, если на информационный вход 51 поступают импульсы отрицательного приращени , то на входе 54 установки режима счета должен быть единичный, а на входе 53 установки режима счета - нулевой сигналы. В этом случае с приходом каждого импульса на информационный вход 51 через элементы И 12, ИЛИ 27 к содержимому сумматора 2 прибавл етс  единица . Кроме того, каждый импульс с выхода элемента И 12 проходит через элементы ИЛИ 31 и 32 и открывает группу элементов И 7, через которую в обратном коде содержимое реверсивного счетчика 1 передаетс  на вторую группу входов сумматора 2 со сдвигом на один разр д влево, т.е. удвоенное обратное значение. Вместе с тем, каждый импульс с выхода элемента ИЛИ 31 проходит через элемент ИЛИ 24, вследствие чего к содержимому сумматора 2 прибавл етс  еще одна единица. Така  методика вычислени  прово5 дитс  дл  каждого импульса непрерывной функции X, поступившего на информационный вход 51 устройства. При этом в сумматоре 2 накапливаетс  значение 2-М-Х.
0 В случае выборки наибольшего из следующих друг за другом чисел на входе 45 устройства должен быть единичный , а на входах устройства 43- 54 - нулевые сигналы. В исходном сос5 то нии реверсивный счетчик 1 и сумматор 2 свободны, а триггер 4 - в нулевом состо нии.
Первое число, поступающее на информационный вход 51, через элементы ИИ, ИЛИ 27 записываетс  в сумматор 2. Импульс сброса, поступающий после числа на вход 52, устанавливает реверсивный счетчик 1 в нулевое состо ние и через элемент ИЛИ 26 и эле5 мент 38 задержки переписывает содержимое сумматора 2 в реверсивный счетчик 1, а также устанавливает триггер 4 в единичное состо ние.
Импульсы, соответствующие следу-
0 ющему числу, поступают через элементы И 16, ИЛИ 35 на вычитающий вход реверсивного счетчика 1 и уменьшают ЕГО содержимое.
5 Если это число окажетс  больше записанного в реверсивном счетчике 1, то в момент, когда в разр дах реверсивного счетчика 1 будут нули, прекращаетс  поступление импульсов очеп редности числа на вычитающий вход реверсивного счетчика 1 и остальные импульсы числа, соответствующие разности сравниваемых двоичных чисел, поступают через элементы И 11,
5 ИЛИ 27 на вход сумматора 2, увеличива  его содержимое. Если второе число меньше первого или равно ему, то содержимое сумматора 2 не изменитс . Поступающий после очередного числа
сигнал сброса стирает содержимое реверсивного счетчика 1 и перезаписывает в этот реверсивный счетчик двоичное число, записанное в сумматоре 2, которое  вл етс  результатом сравнени .
При поступлении на информационный вход 51 устройства следующего сравниваемого числа операци  сравнени  производитс  аналогично и результат сравнени  - большее число всегда оказываетс  записанным в реверсивном счетчике 1. В результате в реверсивном счетчике 1 записано наибольшее число из следующих друг за другом чисел .
В случае выборки наименьшего из следующих друг за другом чисел на входе 44 устройства должен быть единич- ный, а на входах 43-54 устройства - нулевые сигналы.
При этом в исходном состо нии реверсивный счетчик 1 и сумматор 2 свободны,, а триггер 4 - в нулевом состо нии.
Первое число, поступающее на информационный вход 51, через элементы И 9, ИЛИ 27 записываетс  в сумматор 2. Импульс сброса, поступающий после числа на вход 52, переписывает содержимое сумматора 2 в реверсивный счетчик 1 и устанавливает триггер 4 в единичное состо ние, а также через элемент 39 задержки и элемент И 23 - сумматор 2 в нулевое состо ние.
Импульсы, соответствующие следующему двоичному числу, поступают на вычитающий вход реверсивного счетчика 1 и вход сумматора 2 через элемен- ты И 16, ИЛИ 35 и И 10, ИЛИ 27 соответственно . Б случае, если поступающее число равно или больше записанного в реверсивном счетчике 1, то в момент, когда в разр дах реверсивно- го счетчика 1 будут нули, прекращаетс  поступление импульсов очереднос- .ти числа на входы сумматора 2 и реверсивного счетчика 1. Поступающий после очередного числа сигнал сброса стирает содержимое реверсивного счетчика 1 и перезаписывает в этот счетчик двоичное число, записанное в сумматоре 2, которое  вл етс  результатом сравнени  и стирает содержимое сумматора 2.
При поступлении на информационный вход 51 устройства следующего сравниваемого числа операци  сравнени 
производитс  аначогнчно и результат сравнени  - меньшее число всегда оказываетс  записанным в реверсивном счетчике 1.
В результате в реверсивном счетчике 1 будет записано наименьшее число из следующих друг за другом чисел
В случае делени  количества последовательных импульсов на коэффициент М на входе 43 устройства должен быть единичный, а на входах 44-54 - нулевые сигналы. При этом в сумматоре 2 записано число (коэффициент) М. Число записано также в реверсивном счетчике 1, вследствие чего на выходе элемента ИЛИ 33 - единичный сигнал.
Последовательность импульсов X, поступающа  на информационный вход 51 устройства, проходит через элементы И 16, ИЛИ 35 на вычитающий вход реверсивного счетчика 1. В момент, когда в разр дах реверсивного счетчика 1 будут нули, то на выходе элемента ИЛИ 33 возникнет нулевой, а на выходе элемента НЕ 37 - единичный сигналы . Единичный сигнал с выхода элемента НЕ 37 поступает через элемент И 8 на выход 55 устройства, а также через элемент ИЛИ 26 и элемент 38 задержки переписывает содержимое сумматора 2 в реверсивный счетчик 1. Далее устройство работает аналогично описанному.
В результате на выходе 55 устройства будет количество импульсов К (в этой формуле округление осуществл етс  до меньшего числа).

Claims (1)

  1. Формула изобретени 
    Арифметическое устройство, содержащее реверсивный счетчик, первый сумматор, первую и вторую группы эле- ментов И, с первого по восьмой элементы ИЛИ, три элемента задержки, с первого по восьмой элементы И, причем информационный вход устройства соединен с первыми входами с первого по седьмой элементов И, вторые входы второго и третьего,первого и четвертого элементов И попарно соединены с первым и вторым входами установки счета устройства соответственно третьи входы первого и второго элементов И подключены к входу задани  режима умножени  на коэффициент устройства , выход второго элемента К соединен с первым входом первого эле1114
    мента ИЛИ, выход которого подключен к упракл юшнм входам элементов И первой группы, информационные входы элементов И которой соединены с выходами первой группы реверсивного счетчика , а выходы - с входами первой группы первого сумматора, выход первого элемента И соединен первыми входами второго и третьего элементов ИЛИ, выходы которых подключены к первым входам соответственно первого сумматора и четвертого элемента ИЛИ, выход которого соединен с вторым входом первого сумматора, входы второй группы которого соединены с выходами элементов И второй группы, информационные входы элементов И которой соединены с выходами второй группы реверсивного счетчика, вход сложени  которого соединен с выходом первого элемента задержки, вход которого соединен с выходом п того элемента ИЛИ, первый вход которого подключен к выходу третьего элемента ИЛИ и первому входу шестого элемента ИЛИ, выход которого соединен с вторыми входами первого и четвертого элементов ИЛИ, а второй вход - с выходом второго элемента задержки, вход задани  ре- жима возведени  в квадрат непрерывной функции устройства подключен к третьим входам третьего и четвертого элементов И, выход последнего из которых соединен непосредственно с пер
    вым входом седьмого элемента ИЛИ и через третий элемент задержки - с вторым входом третьего элемента ИЛИ, третий вход которого объединен с вторым входом п того элемента ИЛИ и подключен к выходу шестого элемента И, второй вход которого соединен с входом задани  режима извлечени  квадратного корн  из параллельного кода устройства, вход задани  режима возведени  в квадрат параллельного кода которого соединен с вторым входом седьмого элемента И, выход седьмого элемента ИЛИ соединен с входом
    |
    вычитани  реверсивного счетчика, вы- ходы первой группы которого соединен с входом восьмого элемента ИЛИ, выход которого соединен с третьим входом седьмого элемента И, первый выхо первого сумматора соединен с третьим входом шестого элемента И, отличающеес  тем, что, с целью расширени  функциональных возможностей за счет извлечени  корн  квадратного и непрерывной функции, заданной последовательностью импульсов, а также выборки наибольшего и наименьшего значений из чисел, заданных последовательностью импульсов, и делени  количества последовательных импульсов на коэффициент, в него введены второй сумматор, триггер, с дев того по семнадцатый элементы И, треть  группа элементов И, четвертый и п тый элементы задержки, с дев того по двенадцатый элементы ИЛИ, элемент НЕ, причем информационный вход устройства соединен с первыми входами с восьмого по двенадцатый элементов И, первый вход установки счета устройства соединен с вторым входом восьмого элемента И, третий вход которого и второй вход дев того элемента И соединены с входом задани  режима извлечени  квадратного корн  из непрерывной функции устройства, второй вход установки счета которого подключен к третьему входу дев того элемента И, выход которого соединен с первыми входами четырнадцатого и п тнадцатого элементов И, вторые входы которых соединены с первым и вторым выходами второго сумматора соответственно, перва  и втора  группы входов которого подключены соответственно к выходам первой группы реверсивного счетчика и выходам первой группы первого сумматора,выходы четырнадцатого и п тнадцатого элементов И соединены соответственно с первым входом дев того элемента ИЛИ и входами третьей группы первого сумматора, вход задани  режима выборки наименьшего из чисел соединен с первыми входами дес того элемента ИЛИ и шестнадцатого элемента И и вторыми входами одиннадцатого и двенадцатого элементов И, вход задани  режима делени  на коэффициент устройства соединен с вторым входом дес того элемента ИЛИ и первым входом тринадцатого элемента И, второй вход которого и второй вход дес того элемента И соединены с выходом элемента НЕ, вход которого объединен с вторым входом п того элемента И и третьим
    входом одиннадцатого элемента И и подключен к выходу восьмого элемента ИЛИ, вход задани  режима выборки наибольшего из чисел соединен с третьими входами дес тых элементов И и ИЛИ выходы которых подключены к второму
    входу второго элемента ИЛИ и третьему входу п того элемента И, выход которого соединен с вторым входом седьмого элемента ИЛИ, третий вход ко- торого объединен с входом второго элемента задержки и подключен к выходу дев того элемента ИЛИ, второй вход которого соединен с выходом седьмого элемента И, выход восьмого эле- мента И соединен с первым входом семнадцатого элемента И и третьим входом второго элемента ИЛИ, четвертый и п тый входы которого подключены к выходам одиннадцатого и двенадцатого элементов И соответственно , третий вход двенадцатого элемента И соединен с инверсным выходом триггера, вход которого объединен с входом четвертого элемента за- держки, управл ющими входами элементов И третьей группы и подключен к выходу п того элемента задержки, вход которого соединен с выходом одиннадцатого элемента ИЛИ, первый вход
    которого соединен с выходом тринадцатого элемента И и  вл етс  выходом устройства, а второй вход объединен с установочным входом реверсивного счетчика и подключен к входу сброса устройства, выход четвертого элемента задержки подключен к второму вход шестнадцатого элемента И, выход которого соединен с входом установки в О первого сумматора, выходы второй группы которого соединены с информационными входами элементов И третьей группы, выходы элементов К которой соединены с входами реверсивного счечика , второй выход первого сумматора соединен с вторым входом семнадцатого элемента И, выход которого подключен к третьему входу п того элемента ИЛИ, первому входу двенадцатого элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом третьего элемента ИЛИ и управл ющими входами элементов. И второй группы.
    чь
    8
    55
SU874273125A 1987-04-13 1987-04-13 Арифметическое устройство SU1476459A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874273125A SU1476459A1 (ru) 1987-04-13 1987-04-13 Арифметическое устройство

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874273125A SU1476459A1 (ru) 1987-04-13 1987-04-13 Арифметическое устройство

Publications (1)

Publication Number Publication Date
SU1476459A1 true SU1476459A1 (ru) 1989-04-30

Family

ID=21315123

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874273125A SU1476459A1 (ru) 1987-04-13 1987-04-13 Арифметическое устройство

Country Status (1)

Country Link
SU (1) SU1476459A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 675421, кл. Г, 06 F 7/552, 1978. Авторское свидетельство СССР № 999047, кл. G 06 F 7/552, 1980. *

Similar Documents

Publication Publication Date Title
SU1476459A1 (ru) Арифметическое устройство
SU999047A1 (ru) Устройство дл вычислени @ , @ , @ аргумента,заданного параллельным и число-импульсным кодом
SU955031A1 (ru) Устройство дл определени максимального числа
SU397907A1 (ru) УСТРОЙСТВО дл ВОЗВЕДЕНИЯ В КВАДРАТ ЧИСЕЛ, ПРЕДСТАВЛЕННЫХ В УНИТАРНОМ КОДЕ
SU1138801A1 (ru) Устройство дл извлечени корн третьей степени
SU301702A1 (ru)
SU1088115A1 (ru) Преобразователь код-временной интервал
SU913367A1 (ru) Устройство для сравнения двоичных чисел 1
SU743204A1 (ru) Делитель частоты импульсов
SU765804A1 (ru) Устройство дл возведени в квадрат
SU1056190A1 (ru) Устройство дл определени разности двух чисел
SU1599916A1 (ru) Преобразователь кодов
SU1193672A1 (ru) Числоимпульсный квадратор
SU1075255A1 (ru) Преобразователь параллельного двоичного кода в число-импульсный код
SU1280615A1 (ru) Устройство дл возведени двоичных чисел в квадрат /его варианты/
SU411453A1 (ru)
RU1800459C (ru) Устройство дл сопр жени с датчиками
SU1517136A1 (ru) Преобразователь последовательного кода в параллельный
SU297961A1 (ru) Способ сравнения имнульсных последовательностей, соответствующихчислам
RU1827719C (ru) Анализатор состо ни канала множественного доступа
SU1624687A1 (ru) Делитель частоты следовани импульсов
SU888102A1 (ru) Преобразователь двоичного кода в двоично-дес тичный
SU1275762A1 (ru) Делитель частоты следовани импульсов
SU756632A1 (ru) Преобразователь двоичного кода во временной интервал 1
SU1363181A1 (ru) Устройство дл сравнени чисел в пределах пол допуска