SU1624687A1

SU1624687A1 - Делитель частоты следовани импульсов

Info

Publication number: SU1624687A1
Application number: SU884449358A
Authority: SU
Inventors: Юрий Владимирович Смирнов
Original assignee: Ростовское высшее военное командно-инженерное училище ракетных войск
Priority date: 1988-05-04
Filing date: 1988-05-04
Publication date: 1991-01-30

Abstract

Изобретение относитс к импульсной технике и может использоватьс в устройствах автоматики и вычислительной техники. Цель изобретени - повышение быстродействи - достигаетс за счет введени (п + 1)-разр дного дешифратора 5 и вентил 9 и организации новых функциональных св зей . Устройство также содержит триггеры 1-3, n-разр дный счетчик 4 импульсов, вентили , входную и выходную шины 10 и 11. Быстродействие обеспечиваетс за счет отсутстви предустановки триггера 1, понижающего в два раза частоту входных импульсов . 1 ил.

Description

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники.

Цель изобретения - повышение быстродействия.

На чертеже приведена электрическая структурная схема делителя частоты следования импульсов.

Устройство содержит первый, второй и третий триггеры 1,2 и 3, η-разрядный счетчик 4 импульсов, (п + 1)-разрядный дешифратор 5 первый, второй, третий и четвертый вентили 6, 7, 8 и 9 (первый и четвертый типа ЗАПРЕТ, второй и третий типа ИЛИ), входную и выходную шины 10 и 11, при этом входная шина 10 соединена со счетным входом первого триггера 1. первый выход которого соединен с первым (инверсным) входом первого вентиля 6, со вторым (инверсным) входом четвертого вентиля 9, выход которого подключен ко входу сброса третьего триггера 3, со, счетным входом празрядного счетчика 4 импульсов и с информационным входом третьего триггера 3, выход которого соединен со входом сброса η-разрядного счетчика 4 импульсов, с первым входом третьего вентиля 8, выход которого подключен к выходной шине 11, и со вторым входом второго триггера 2, первый и второй выходы которого соединены со входами управления соответственно с ложе¹· нием и вычитанием η-разрядного счетчика 4 импульсов, первый вход соединен с выходом первого вентиля-б, второй вход которого соединен со вторыми входами второго и третьего вентилей 7 и 8 и с i-выходом (п +. 1)-разрядного дешифратора 5, вход младшего (нулевой), разряда которого соединен со вторым выходом первого триггера 1, входы старших разрядов (с 1-го по i-й) соединены поразрядно с выходом п-разрядного счетчика 4 импульсов, первый выход соединен с первым (прямым) входом четвертого вентиля 9, (N - 1)-й выход - с первым входом второго вентиля 7, выход которого соединен с тактовым входом третьего триггера 3, причем N равно 2^{n + 1}, а I может принимать значение от 1 до N-2.

Устройство работает следующим образом.

Триггер· 1 и счетчик 4 образуют (п + 1)разрядный счетчик импульсов, младший разряд которого работает в режиме непрерывного двоичного счета, а старшие разряды могут сбрасываться в нуль. Емкость этого счетчика импульсов определяет величину максимального коэффициента деления устройства. Все триггеры счетчика 4 сраба тывают по заднему фронту поступающих на их вход импульсов. Дешифратор 5 имеет N = 2^{П + 1} выходов. На выходах дешифратора формируется сигналы.единичного уровня при соответствующих кодовых комбинациях на его (п + 1)-х входах. Нулевой и (КМ)-й выходы дешифратора 5 не используются. Первый выход дешифратора 5 используется для контроля нулевого состояния счетчика 4 в том случае, когда триггер 1 находится в единичном состоянии. (П-2)-й выход дешифратора 5 используется для определения момента перехода счетчика 1 в состояние Все единицы. I-й (коммутируемый) выход дешифратора 5 определяет величину К коэффициента деления устройства.

В исходном состоянии триггеры 1, 2 и 3, а также триггеры счетчика 4 установлены в нулевые состояния (цепи установки на схеме не показаны).

При поступлении на шину 10 входных импульсов начинается их счет. При подсчете К-го входного импульса на i-м выходе дешифратора 5 появляется сигнал единичного уровня, который поступает на второй вход вентиля 6, и через вентили 7 и 8 - на тактовый вход триггера 3 и на шину 11.

Дальнейшая работа устройства опреде- ляется состоянием триггера 1, в которое он переходит после подсчета К-го входного импульса.

Если К-й входной импульс является четным, то после его подсчета триггер 1 оказывается в нулевом состоянии, в результате чего сигнал единичного уровня со второго выхода триггера 1 закрывает вентиль 6, а также поступает на информационный вход триггера 3. Поэтому после подсчета К-го входного импульса (при четном К) триггер 2 остается в исходном состоянии, а триггер 3 переходит в единичное состояние. При этом сигнал единичного уровня с выхода триггера 3 поступает на второй вход триггера 2, подтверждая его исходное состояние, на вход сброса счетчика 4, и через вентиль 8 на шину 11. Счетчик 4 при этом обнуляется, а на нулевом выходе дешифратора 5 появляется сигнал единичного уровня. После подсчета (К+1)-го входного импульса триггер 1 переходит в единичное состояние, в результате чего открывается вентиль 9, а на первом выходе дешифратора 5 появляется сигнал единичного уровня, который через открытый вентиль 9 поступает на вход сброса триггера 3. В результате прекращается обнуление счетчика 4 и заканчивается выходной импульс на шине 1 1 .

В дальнейшем (при четных К) работа устройства повторяется.

1624637

Если К-й входной импульс является нечетным, то после его подсчета триггер 1 оказывается в единичном состоянии, в результате чего после подсчета К-го входного импульса состояние триггера 3 не изменя- 5 ется, а триггер 2 переходит в единичное состояние. Выходными сигналами триггера 2 счетчик4 переводится в режим вычитания. Очередной (К+1)-й входной импульс переводит триггер 1 в нулевое состояние, в резуль- 10 тате чего содержимое счетчика 4 уменьшается на единицу, а сигнал на 1-м выходе дешифратора 5 и, следовательно, на шине 11 становится нулевым.

Поскольку при подсчете К-го входного 15 импульса (К - число нечетное) в счетчике 4 было записано число 0,5 (К-1), то после подсчета (К+1)-го входного импульса в счетчик 4 будет записано число 0,5(К-1)-1. После подсчета (К+3)-го входного импульса в счетчике 20 4 будет записано число 0,5 (К-1)-2. После подсчета (К+т)-го входного импульса (т нечетное число) в счетчике 4 будет записано число 0,5 (К-1)-0,5 (т+1), Нетрудно видеть, что при m = К-2, т.е. после подсчета (2К-2)-го 25 входного импульса, счетчик 4 перейдет в нулевое состояние. При подсчете (2К-1)-го входного импульса триггер 1 перейдет в единичное состояние, а после 2К-го входного импульса - в нулевое. При этом из счет- 30 чика 4 будет вычтена очередная единица, что приведет к его установке в состояние Все единицы. Поэтому после посчета 2Кго входного импульса на (М-2)-м выходе дешифратора 5 появляется сигнал единичного 35 уровня, который через вентиль 7 поступает на тактовый вход триггера 3. Триггер 3 переходит при этом в единичное состояние, в рёзультате чего появляется выходной импульс устройства и осуществляется сброс 40 триггера 2 и счетчика 4 в исходное состояние. При переходе триггера 2 в нулевое состояние счетчик 4 переводится в режим сложения.

Очередной (2К+1}-й входной импульс 45 ререводиттриггер 1 в единичное состояние, в результате чего на первом выходе дешифратора 5 появляется сигнал единичного уровня, который через открывшийся вен-< тиль 9 поступает на вход сброса триггера 3. Триггер 3 переходит при этом в нулевое состояние, в результате чего заканчивается выходной импульс делителя, а устройство оказывается в исходном состоянии.

В дальнейшем при делении на нечетные коэффициенты работа устройства повторяется сдвоенными циклами, причем в нечетных циклах счетчик 4 работает в режиме·' сложения, а в четных - в режиме вычитания.

Claims

Формула изобретения

Делитель частоты следования импульсов_г.содержащий первый триггер, счетный вход которого соединен с входной шиной, первый выход - со счетным входом п-разрядного счетчика импульсов, входы управления сложением и вычитанием которого соединены соответственно с первым и вторым выходами второго триггера, первый вход которого соединен с выходом первого вентиля, третий триггер, тактовый, вход которого соединен с выходом второго вентиля, и третий вентиль, выход которого соединен с выходной шиной, отличающийся тем, что, с целью повышения быстродействия, в него введен (п+1 /-разрядный дешифратор и четвертный вентиль, выход которого соединен с входом сброса третьего триггера, первый вход с первым выходом (п+1)-разрядного дешифратора, вход младшего разряда которого соединен с вторым выходом первого триггера, первый выход которого соединен с вторым входом четвертого· вентиля, с первый входом первого вентиля и с информационным входом третьего триггера, выход которого соединен с первым входом третьего вентиля, с вторым входом второго триггера и с входом сброса η-разрядного счетчика импульсов, выходы которого соединены поразрядно с входами старших разрядов (п+1)-разрядного дешифратора, (1\1-2)-й, где N = 2ⁿ⁺¹, выход которого соединен с первым входом второго вентиля, второй вход которого соединен с i-м, где [ .изменяется от 1до N-2, выходом (п+1)-разрядного дешифратора и с вторыми входами первого и третьего вентилей.