SU1100626A1 - Устройство дл контрол параллельного кода на четность - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПАРАЛЛЕЛЬНОГО КОДА НА ЧЕТНОСТЬ, содержащее генератор импульсов, элемент ИЛИ, первый триггер контрол , первый элемент И, первый регистр и первую группу элементов И, причем информационные входы первого регистра образуют группу информационных входов устройства, пр мые выходы триггеров первого регистра соединены с первыми пр мыми входами соответствующих элементов И первой группы , выходы которых соединены с первыми нулевыми входами соответствующих триггеров первого регистра, выход генератора импульсов соединен с первым входом первого элемента И, выход которого соединен с вторыми пр мыми входами всех элементов И первой группы, отличающеес   тем, что, с целью повышени  быстродействи  устройства, в него введены второй регистр, второй триггер контрол , втора  группа элементов И, две группы элементов ИЛИ, второй, третий, четвертый, п тый и шестой элементы И,, причем информационные входы второго регистра соединены с соответствующими входами группы информационных входов устройства, установочньш вход устройства соединен с первыми нулевыми входами первого и второго триггеров контрол , вторыми нулевыми входами триггеров первого регистра и первыми единичными входами триггеров второго регистра , инверсные выходы триггеров второго регистра соединены с первыми пр мыми входами соответствующих элементов И второй группы, выходы которых соединены с вторыми единичными входами соответствующих триггеров второго регистра, пр мой выход триггера каждого i-го разр да первого регистра (, где N - разр дность регистра) соединен с первым входом (i-l)-ro элемента ИЛИ первой группы, инверсный выход триггера каждого i-ro разр да второго регистра соединен с первым входом ({-1)-го элемента ИЛИ второй группы, выход каждого j-ro элемента ИЛИ первой группы

Description

входом второго элемента И второй группы, выход (N-1)-ro элемента ИЛИ первой группы соединен со счетным входом перйого триггера контрол , инверсным входом второго элемента И и первым входом третьего элемента И выход (N-l)-ro элемента ИЛИ второй группы соединен со счетным входом второго триггера контрол , вторым входом третьего элемента И и инверсHbiNf входом четвертого элемента И, выход третьего элемента И соединен с вторым входом первого элемента И и инверсньм входом п того элемента И выход которого  вл етс  выходом готовности устройства и соединен с первыt i входом шестого элемента И второй вход которого  вл етс  вхо-дом запуска устройства, выход шестого элемента И соединен с вторыми нулевыми входами

первого и второго триггеров контрол  и входами синхронизации всех триггеров первого и второго регистров, выход первого элемента И соединен с вхдами синхронизации первого и второго триггеров контрол  и вторыми пр мыми входами всех элементов И второй группы , выход генератора импульсов соединен с первьми пр мыми входами второго и четвертого элементов И и пр мым входом п того элемента И, пр мые выходы первого и второго триггеров контрол  соединены соответственно с вторыми пр мыми входами второго и четвертого элементов И, выходы которых соединены с соответствующими входами элементов ИЛИ, выход которого  вл етс  выходом контрол  устройства.

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  проверки на четность информации в системах передачи и обработки данных.

Известно устройство дл  контрол  параллельного кода на четность ll, недостатком которого  вл етс  низкое быстродействие.

Наиболее близким к изобретению  вл етс  устройство дл  контрол  параллельного кода на четность содержащее регистр, группу элементов И, элемент ИЛИ, элемент И, элемент И-НЕ и триггер, причем единичные входы триггеров регистра  вл ютс  информационными входами устройст .ва, пр мые выходы триггеров регистра соединены с первыми входами соответствующих элементов И группы, выходы которых соединены с нулевыми входами соответствующих триггеров р егистра и соответствующими входами элемента ИЛИ, выход которого соединен со счетным входом триггера, выходы которого  вл ютс  выходами контрол  устройства, первьй вход элемента И

 вл етс  тактовым входом устройства выход элемента И соединен с вторыми входами всех элементов И группы инверсньд вькод триггера i-го разр да регистра (, где N - разр дность регистра) соединен с (i+2)-M входом (i+1)-ro элемента И группы и

5 i-M входом элемента И-НЕ, выход которого соединен с вторым входом элемента Ие инверсный выход триггера N-ro разр да регистра соединен с N-M входом элемента И-НЕ L21,

O Недостатком известного устройства  вл етс  невысокое быстродействие.

Цель изобретени  - повьшение быстродействи  устройства.

Поставленна  цель достигаетс  тем, что в устройство дл  контрол  параллельного кода на четность, содержащее генератор импульсов, элемент ИШ, первьвч триггер контрол , первый элемент И,, первьш регистр и первую группу элементов И, причем информационные входы первого регистра образуют информационную группу входов устройства, пр мые выходы триггеров первого регистра соединены с первыми пр мыми входами соответствующих элементов И первой группы, вьЕкоды которьк соединены с первыми нулевыми входами соответствующих триггеров первого регистра, выход генератора шшульсов соединен с, пер3 вьтм. входом первото элемента И, выход которого соедии -н с вторьми пр мыми входами всех элементов И первой группы, введены второй регистр, второй триггер контрол , втора  груп па элементов И, две группы элементов ИЛИ, второй, третий, четвертый, п тьй и шестой элементы И, причем информационные входы второго регистра соединены с соответствующими входами информационной группы входов устройства, установочный вход устройства соединен с первьтми нулевыми входами первого и второго триггеров контрол , вторыми нулевыми входами всех триггеров первого-регистра и первыми единичными входами всех триггеров второго регистра, инверсные выходы триггеров второго регистра соединены с первыми пр мыми входа ми соответствующих элементов И второй группы, выходы которых соединены с вторыми единичными входами соответ ствующих триггеров второго регистра, пр мой выход триггера каждого t-ro разр да первого регистра (, где N - разр дность регистра) соединен с первым входом (i-l)-ro элемента ИЛИ первой группы, инверсный выход триггера каждого i-ro разр да второго регистра соединен с первым входом (l-l)-ro элемента ИЛИ второй группы, выход каждого j-ro элемента ИЛИ первой группы (1 Чн-2) соеди нен с вторым входом (j+1)-ro элемента ИЛИ первой группы и с инверсным, входом .(+2)-го элемента И первой группы, выход каждого j-ro элемента ИЛИ второй группы соединен с вторым входом (j+1)-ro элемента ИЛИ вто рой группы и с инверсным входом (j+2)-ro элемента И второй группы, второй вход первого элемента ИЛИ первой группы соединен с пр мым выхо дом триггера первого разр да первог регистра и с инверсным входом второго элемента И nepBoii группы, второй вход первого элемента ИЛИ второй группы соединен с инверсным выходом триггера первого разр да второго ре гистра и с инверсным входом второго элемента И второй группы, выход (N-l)-ro элеме.нта ИЛИ первой группы соединен со счетным входом первого триггера контрол , инверсным входом второго элемента И и с первым входо третьего элемента И, выход (N-1)-ro элемента ИЛИ второй группы соединен со счетным входом второго триггера 264 контрол , вторым входом третьего элемента И и инверсным входом четвертого элемента И, выход Третьего элемента И соединен с вторьм входом первого элемента И п инверсным входом п того элемента И, выход которого  вл етс  выходом готовности устройства и соединен с первым входом шестого элемента И, второй вход которого  вл етс  входом капуста устройства, выход шестого элемента И соединен с вторыми нулевыми входами первого и второго триггеров контрол  и входами синхронизации всех триггеров первого и второго регистров, выход первого элемента И соединен с входами синхронизации первого и второго триггеров контрол  и вторыми пр мыми входами всех элементов второй группы, выход генератора импульсоь соединен с первыми пр мыми входами второго и четвертого элементов И и пр мым входом п того элемента И, пр мые выходы первого и второго триггеров контрол  соединены соответственно с вторыми пр мыми входами второго и четвертого элементов И, выходы которых соединены с соответствующими входами элемента ИЛИ, выход которого  вл етс  выходом контрол  устройства. На чертеже приведена функциональна  схема устройства дл  контрол  параллельного кода на четность. Схема содержит группу 1 информационных входов устройства,первый регистр 2, первую группу 3 элемёнтов И, первую группу 4 элементов ИЛИ, второй регистр 5, вторую группу 6 элементов И, вторую группу 7 элементов ИЛИ, первый триггер 8 контрол , генератор 9 импульсов, второй элемент И 10, второй триггер 1 контрол , третий элемент И 12, п тый элемент И 13, первьй элемент И 14, четвертый элемент И 15, шестой элемент И 16, элемент ИЛИ f7, вход 18 запуска устройства, выход 19 контрол  устройства, выход 20 готовности уст ройства, установочный вход 21 устройства . Устройство дл  контрол  параллельного кода на четность работает следующим образом, В исходном состо нии устройства триггеры регистров 2 и 5 и триггеры 8 и 11 контрол  наход тс  в нулевом состо нии. Устройство приводитс  в исходное состо ние сигналом, .поступающим на его установочный

вход 21. Тактовые импульсы с выхода генератора 9 импульсов через элемент И 13 поступают на выход 20 готовности устройства, сигнализиру  о его готовности к работе.

На группу 1 информационных входов устройства поступает разр дный параллельньй код (N - четно), Каждый 1-й разр д кода подаетс  одновременно на информационные входы триггеров t-x разр дов регистров 2 и 5. Начало работы устройства определ етс  моментом поступлени  управл ющего сигнала на вход 18 запуска устройства, который свидетельствует о том, что на информационные входы регистров 2 и 5 подан код и можно начинать процесс контрол .

Управл ющий сигнал, поступающий на вход 18 запуска устройства, открывает элемент И 16, и очередной тактовый импульс с выхода генератора 9 импульсов через элемент И 13 поступает на элемент И 16 и далее на входы синхронизации регистров 2 и 5 и нулевые входы триггеров контрол  8 и 11. В результате этого контролируемый код записываетс  в регистры 2 и 5 одновременно и подтверждаетс  исходное состо ние триггеров контрол  8 и 11. При э1ом на выходах (N-1)-x элементов ИЛИ первой 4 и второй 7 групп по вл ютс  единичные сигналы, которые поступаю на счетные входы триггеров контрол  8 и 1 1 , а также на входы элемента И 12. Единичный сигнал с выхода элемента И 12 поступает на инверсны вход элемента И 13 и вход элемента И 14. Вследствие этого очередной тактовый импульс с выхода генератора 9 импульсов проходит на выход элемента И 14 и поступает на. соответствующие входы элементов И первой 3 и второй 6 групп и входы синхронизации триггеров контрол  8 и 11. Под воздействием этого импульса триггеры 8 и 11 переключаютс в единичное состо ние. Кроме того., в регистре 2 на нулевой вход самого мпадшего разр да, содержащего единицу , с выхода соответствующего элемента И первой группы 3 поступает единичный сигнал и устанавливает этот разр д в нулевое состо ние. Это объ сн етс  тем, что элементы И группы элементов И 3, номера которых меньше номера переключившегос 

разр да регистра, закрыты нулевыми сигналами с выходов соответствующих им триггеров, а элементы И группы элементов И 3, номера которых больше 5 номера переключившегос  разр да регистра , закрыты единичньми сигналами, поступивЕш-гми с выходов соответствующих элементов ИЛИ второй группы 4. Аналогично в регистре 5 на единич0 ный вход самого младшего разр да, содержащего ноль, поступает сигнал с выхода соответствующего элемента И второй группы 6, который переводит этот разр д из нулевого в единичное

S состо ние. Таким образом, в результате поступлени  первого импульса с выхода элемента И 14 на входы первой 3 и второй 6 групп элементов И число единиц в коде, записанном в

0 регистре 2, и число нулей в коде,

записанном в регистре 5, уменьшаетс  на единицу, а триггеры контрол  8 и 11 переключаютс  в единичное состо ние . В результате поступлени  оче5 редкого тактового импульса с выхода эхгемента И 14 число единиц в коде, записанном в регистре 2, и число нулей в коде, записанном в регистре 5, вновь уменьшаетс  на единицу,

0 а состо ни  триггеров контрол  8 и 11 измен ютс  на противоположные,

Работа устройства продолжаетс  аналогичным образом до тех пор, пока в регистре 2 не окажетс  записанным нулевой код или в регистре 5 код.

состо щий только из единиц.

Предположим, что на вход устройства поступил код, в котором число единиц меньше, чем число нулей, и равно К. Тогда, через К тактов все триггеры регистра 2 устанавливаютс  в исходное (нулевое) состо ние и на выходе (М-1)-го элемента ИЛИ первой группы 4 по вл етс  нулевой сигнал. Этот сигнал поступает на вход элемента И 12;в результате чего нулевой сигнал с выхода этого элемента запрещает прохождение очередного тактового импульса на выход элемента И 14 и разрешает его прохождение через элемент И 13 на выход 20 у готовности устройства. По влениеэтого сигнала сигнализирует об окончании цикла контрол  и о по влении на выходе S устройства 19 результата контрол . Одновременно нулевой сигнал с выхода (N-1)ro элемента ИЛИ первой группы 4 поступает на инверсный вход

71

элемента И 10 и открывает элемент И 10 по входу. Тактовый импульс с выхода генератора 9 импульсов проходит на выход элемента И 10 и далее через элемент ИЛИ 17 на выход 19 контрол  устройства, если триггер контрол  находитс  в состо нии единицы. Это свидетельствует о нечетном числе единиц в контролируемом коде. В противном случае на выходе элемента И 10, а следовательно , и на выходе 19 устройства сигнал равен нулю, что свидетельствует о четном числе единиц в контролируемом коде.

Когда число нулей в коде меньше, чем число единиц, формирование сигнала на выходе 2, готовности устройства и передача на выход 19 контрол  устройства состо ни  второго

268

триггера 11 контрол  осуществл етс  по нулевому сигналу на в.ыходе (N-1)го элемента ИЛИ второй группы 7, После того как очередной код поступит на информационн ю группу 1 входов устройства, на установочный вход 18 поступает управл ющий сигнал. Очередной тактовый импульс с выхода элемента И 16 поступает на входы регистров синхронизагни 2 и 5 и устанавливает триггеры контрол  8 и 11 в исходное состо ние. После этого устройство переходит к циклу контрол  очередного кода.

, Таким образом, в предложенном устройстве врем  контрол  не превышает тактов, что повышает его быстродействие .

Claims (1)

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПАРАЛЛЕЛЬНОГО КОДА НА ЧЕТНОСТЬ, содержащее генератор импульсов, элемент ИЛИ, первый триггер контроля, первый элемент И, первый регистр и первую группу элементов И, причем информационные входы первого регистра образуют группу информационных входов устройства, прямые выходы триггеров первого регистра соединены с первыми прямыми входами соответствующих элементов И первой группы, выходы которых соединены с первыми нулевыми входами соответствующих триггеров первого регистра, выход генератора импульсов соединен с первым входом первого элемента И, выход которого соединен с вторыми прямыми входами всех элементов И первой группы, отличающеес я тем, что, с целью повышения быстродействия устройства, в него введены второй регистр, второй триггер контроля, вторая группа элементов И, две группы элементов ИЛИ, второй, третий, четвертый, пятый и шестой элементы И, причем информационные входы второго регистра соединены с соответствующими входами группы информационных входов устройства, установочный вход устройства соединен с первыми нулевыми входами первого и второго триггеров контроля, вторыми нулевыми входами триггеров первого регистра и первыми единичными входами триггеров второго регистра, инверсные выходы триггеров второго регистра соединены с первыми прямыми входами соответствующих элементов И второй группы, выходы которых соединены с вторыми единичными входами соответствующих триггеров второго регистра, прямой выход триггера каждого i-ro разряда первого § регистра (2^i^N, где N - разрядность регистра) соединен с первым входом (1-1)-го элемента ИЛИ первой группы, инверсный выход триггера каждого i-ro разряда второго регистра соединен с первым входом (»-1)-го элемента ИЛИ второй группы, выход каждого j-го элемента ИЛИ первой группы (l/j^N-2) соединен с вторым, входом (]+1)-го элемента ИЛИ первой группы ис инверсным входом (j+2)-ro элемента И первой группы, выход каждого j-ro элемента ИЛИ второй группы соединен с вторым входом (j+1)-ro элемента ИЛИ второй группы и с ин- ’ версным входом (j+2)-ro элемента И второй группы, второй вход первого . элемента ИЛИ первой группы соединен с прямым выходом триггера первого разряда первого регистра и с инверсным входом второго элемента И первой группы, второй вход первого элемента ИЛИ второй группы соединен с инверсным выходом триггера первого разряда второго регистра и с инверсным

   SU_n„ 1100626;

   входом второго элемента И второй группы, выход (N-l)-ro элемента ИЛИ первой группы соединен со счетным входом первого триггера контроля, инверсным входом второго элемента И и первым входом третьего элемента И, выход (М-1)-го элемента ИЛИ второй группы сое.динен со счетным входом второго триггера контроля, вторым входом третьего элемента И и инверсным входом четвертого элемента И, выход третьего элемента И соединен е вторым входом первого элемента И и инверсным входом пятого элемента И, выход которого является выходом готовности устройства и соединен с первым входом шестого элемента И, второй вход которого является входом запуска устройства, выход шестого элемента И соединен с вторыми нулевыми входами первого и второго триггеров контроля и входами синхронизации всех триггеров первого и второго регистров, выход первого элемента И соединен с вхо дами синхронизации первого и второго триггеров контроля и вторыми прямыми входами всех элементов И второй группы, выход генератора импульсов соединен с первыми прямыми входами второго и четвертого элементов И и прямым входом пятого элемента И, прямые выходы первого и второго триггеров контроля соединены соответственно с вторыми прямыми входами второго и четвертого элементов И, выходы которых соединены с соответствующими входами элементов ИЛИ, выход которого является выходом контроля устройства.