SU1092730A1 - Делитель частоты следовани импульсов с переменным коэффициентом делени - Google Patents

Abstract

ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ С ПЕРЕМЕННЫМ КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ, содержащий две цепи из последовательно соединенных с первого по третий и с третьего по п -и счетчиков импульсов, два триггера управлени , триггер записи триггер начала счета, два дешифратора циклов и дешифратор нул , Q-вькоды третьего счетчика импульсов соединены с соответствук цими первыми входами первого . и второго дешифраторов циклов, вторые входы которых соединены с соот ветствующими первыми информационными входами делител , а вторые информационные входы соединены с соответствующими информационными входами с третьего по ti-и счетчиков импульсов, выход первого триггера управлени  соединен с управл ющим входом второго счетчика, импульсов, а выход триггера записи соединен с входами разрешени  установки с четвертого по h-fl счетчикой импульсов, отличающийс   тем, что,с целью упрощени  и С1гажени  потребл емой мощности, в не го введены первый и второй элементы ИЛИ, первый и второй элементы И и элемент задержки, при этом выходы первого Н второго дешифраторов цмхлон подключены к 5-входам соответственно первого и второго триггеров управлени , инверсный выход второго триггера управлени  подключен к первому входу первого элемента ИЛИ, второй вход которого подключен к пр моксу выходу второго счетчика импульсов, инверсный вьгход которого через элемент задержки подключен к третьему входу первого элемента ИЛИ, выход которого подключен к управл ющему входу первого счетчика импульсов, а выходы разр дов третьего сЧетчика импульсов подключены к соответствующим входам дешифратора нул , выход которого подключен к первому входу первого элемента И, второй вход которого подключен к инверсному выходу триггера начата счета, пр мой вы- ход которого подключен к первому входу второго элемента И, второй вход которого подключен к выходу четвертого разр да третьего счетчика импульсов., выход переноса которого подключен к первому входу второго элемента ИЛИ и третьему входу второго элемента И, инверсный выход которого подключен к входам синхронизации с четвертого по п-и счетчиков импульсов, выход второго элемента И подкхаочен к 5-входу триггера записи , Р -вход которого соединен с R-входом триггера начала счета и инверсным выходом второго элемента ИЛИ, второй вход которого подключен к инверсному выходу триггера начала счета, а выход переноса п-го счетчика импульсов подключен к третьему входу второго элемента ИЛИ, выход ко

Description

торого подключен к входу разрешени  установки третьего счетчика импульсов, а R-входы первого и второго триггеров управлени  подключены к выходу первого элемента И.

Изобретение относитс  к импульсной технике и может быть использовано в цифровых синтезаторах частоты приемно-передающей и измерительной аппаратуры, в устройствах дискретной автоматики и вычислительной техники.

Известен делитель частоты следовани  имлульсов с переменным коэффициентом делени , содержащий счетчик импульсов с посто нным коэффициентом пересчета с первым блоком установки, входы которых через элементы совпадени  св заны с источником входного сигнала и с выходами триггера коммутации , а также триггер управлени , инвертор, элементы И и ИЛИ, второй счетчик импульсов с переменным коэффициентом пересчета и с вторым блоком установки tl 3.

В известном устройстве многоэлементна  суммарна  задержка выходного сигнала зат гивает врем переключений триггера коммутации в конце каждого цикла делени , в св зи с чем неполностью используетс  быстродействие счетчиков импульсов, в результате чего известньй делитель частоты следовани  импульсов с переменным коэффициентом лелени  имеет пониженное быстродействие, что  вл етс  основным недостатком этого устройства .

Наиболее близким по технической сущности и достигаемому результату к предложенному  вл етс  делитель частоты следовани  импульсов с переменным коэффициентом делени , содержащий п последовательно соединенных счетчиков импульсов, при этом первый и второй счетчики импульсов выполнены на основе делител  10/11, а также триггер записи, два триггера управлени , два блока опознавани , два дешифратора циклов, два дешифратора нул , триггер начала счета и трит гер-формирователь , причем входы синхронизации первого и второго триггеров управлени  соединены с входами

Триггера записи, триггера начала счета, с входом четвертого разр да второй счетной декады, а также с синхронизационным входом третьей счетной декады и вторым J-входом триггера-формировател , входы первого блока опознавани  соединены с выходами первого, второго и третьего разр дов третеьго счетчика импульсов и первого и четвертого разр дов с четвертого по п-й счетчиков импульсов , а выход первого блока опознавани  соединен с J-входом триггера записи , вход которого соединен с V-входами с третьего по п-й счетчиков импульсов, выход первого триггера управлени  соединен с входом управлени  второго счетчика импульсов , кроме того, инверсные выходы всех разр дов третьего счетчика импульсов соединены с входами соответствующих разр дов первого и второго дешифраторов циклов, выходы которых соединены с К-входами соответственно второго и первого триггеров управлени , выход первого из которых соединен с первьм J-входом триггера-формировател , вход синхронизации которого соединен с выходом четвертого разр да первого счетчика импульсов, выход второго разр да второго счетчика импульсов соединен с третьим J-входом триггера-формировател ,выход которого соединен с входом управлени  первого счетчика импульсов,при этомвходы второго блока опознавани  соединены соответственно с выходами первого и четвертого разр дов с третьего по п-й счетчиков импульсов, с выходами первого, второго и третьего разр дов четвертого счетчиков импулсов , а выход второго блока опознавани  соединен с J-входом триггера начала счета, выход которого соединен с J-входом второго и первого триггера управлени , R-входЫ которых соединены с выходом соответственно первого и второго дешифраторов нул , при этом входы управлени  первых дешифра тора циклов и дешифратора нул  соединены с шинами управлени  первого . счетчика импульсов, а входы управлени  вторых дешифратора циклов и дешифратора нул  соединены с шинами управлени  второго счетчика импульсов . Устройство обладает высоким быстродействием и йироким диапазоном коэффициентов делени  t JОднако в устройстве схема управлени  счетчиками импульсов сложна, так как дл  правильной и надежной работы устройства разнос тс  во вре мени момент записи кодов начальной установки счетчиков импульсов и момент начала счета циклов с помощью многовходовых блоков опознавани , при такой структуре управлени  необходимы дешифраторы нул  и 1К-триггеры ,  вл ющиес  более сложными и менее быстродействук цими по отношению к RS-триггерам. Кроме того, все с третьего по п-й счетчики импульсов , а также блоки опознавани , все дешифраторы и триггеры управлени , начала счета и записи должны обладать одинаковым быстродействием так как при начальной установке в эти счетчики импульсов больших чисел длительность импульсов, поступающих на их С-входы, может приближатьс  или быть равной длительности импульсов на выходе второго счетчика импульсов. Это не позвол ет получить достаточно низкого потреблени  мощности и приводит к недоиспользованию элементной базы по быстродействию. Поэтому при увеличении числа счетчиков импульсов при сохранении быстродействи  всего устройства требуетс  повьштать быстродействие этих счетчиков импульсов. При этом соответствен но повышаетс  потребление мощности. Цель изобретени  - упрощение дели тел  и снижение потребл емой мощности . Поставленна  цель достигаетс  тем что в делитель, содержащий две цепи из последовательно соединенных с первого по третий и с третьего по п-й счетчиков импульсов, два триггера управлени , триггер записи,триггер начала счета, два дешифратора циклов и дешифратор нул , Q-выходы третьего счетчика импульсов соедине ны с соответствующими первыми входам первого и второго дешифраторов циков , вторые входы которых соединены с соответствующими первыми информаионными входами делител , а вторые нформационные входы соединены с соответствующими информационными вхоами с третьего по п-й счетчиков импульсов , выход первого триггера управлени  соединен с управл ющим входом второго счетчика импульсов, а выход триггера записи соединен с входами разрешени  установки с четвертого по п-й счетчиков импульсов, введены первый и второй элементы ИЛИ, первый и второй элементы И и элемент задержки, при этом выходы первого и второго дешифраторов циклов подключены к S-входам соответственно первого и второго триггеров управлени , инверсный выход второго триггера управлени  подключен к первому входу первого элемента ИЛИ, второй вход которого подключен к пр мому выходу второго счетчика импульсов, инверсный выход которого через элемент задержки подключен к третьему входу первого элемента ИЛИ, выход которого подключен к управл кицему входу первого счетчика импульсов, а выходы разр дов третьего счетчика импульсов подключены к соответствуюгаим входам дешифратора нул , выход которого подключен к первому в1сод первого элемента И, второй вход которого подключен к инверсному выходу триггера начала счета, пр мой выход которого подключен к первому входу второго элемента И, второй вход которого подключен к выходу четвертого разр да третьего счетчика импульсов, выход переноса которого подключен к первому входу второго элемента ИЛИ и третьему входу второго элемента И, инверсный выход которого подключен к входам синхронизации с четвертого по п-й счетчиков импульсов, выход второго элемента И подключен к S-BXOду триггера записи, R-вход которого соединен с R-входом триггера начала счета инверсным выходом второго элемента ИЛИ, второй вход котррого подключен к инверсному выходу триггв ра начала счета, а выход переноса п-го счетчика импульсов подключен к третьему входу второго элемента ИЛИ, выход которого подключен к входу разрешени  установки третьего счетчика импульсов, а R-входы первого и второго триггеров управлени  j подключены к выходу первого элемента И.На чертеже приведена структурна  схема предложенного делител . На чертеже обозначено: 1-1 - 1-4 ... 1-п-счетчики импульсов; 2, 3 дешифраторы циклов; 4,5 - триггеры управлени ; 6 - элемент ИЛИ; 7 - эле мент задержки; 8 - дешифратор нул ; 9 - триггер начала счета; 10,П элементы И, 12 - элемент ИЛИ; 13 триггер записи; , , , , - - 2 - группы инфор мационных входов делител , Q-вы-ходы счетчика 1-3 соединены с соответствующими первыми входами первого и второго дешифраторов 2 и 3 вторые входы которых соединены с со о таете ТВ уклдими первыми информационньп входами делител , а вторые информационные входы соединены с соот ветствугадими информационными входами счетчиков 1-3, ,.., ,выход счетчика соединен со счетным входом счетчика , инверсный выход которого соединен со счетным входом счетчика 1-3, выход первого триггера управлени  4 соединены с управл ющим входом счетчика 1-2, а выход триггера записи 13 соединен с входами разрешени  установки счет чиков 1-4,... 1-п, выходы дешифраторов 2 и 3 подключены к S-входам триггеров управлени  4 и 5 соответстаенно , иниерсный вьпсод второго из которых подключен к первому входу элемента 6, второй вход которого подключен к пр мому выходу счетчика 1-2, инверсный выход которого через элемент 7 подключен к третье у входу элемента 6, выход которого подключен к з равл ющему входу счетчика 1-1, а выходы разр дов счетчика 1--3 подключены к входам дейи ратора 8, выход которого подключен к первому входу элемента 10, второй вход которого подключен к инверсному выходу триггера 9, пр мой выход которого подключен к первому выходу триггера 9, пр мой выход которого подключен к первому входу элемента 11, второй вход которого подключен к выходу чет вертого разр да счетчика 1-3, выход переноса которого подключен к первом входу элемента 12 и третьему входу элемента 1J, инверсный выход которог подключен к входам синхронизации сче чиков 1-4,...1-п, соединенных после довательно (через выходы переноса), выход элемента 11 подключен к S-входу триггера 13, вькод которого соединен с R-входом триггера 9 и подключен к инверсному выходу элемента 12, второй вход которого подкл.кгчен -к инверсному выходу триггера 9, а выход переноса счетчика 1-п подключен к третьему входу элемента 12, выход которого подключен к входу разрешени  установки счетчика -3, а R-BXOды триггеров 4 и 3 подключены к выходу элемента 10. Если в качестве счетчиков 1-1 и J-2 используютс  делители 10/И, а в качестве счетчиков 1-3,.., 1-п используютс  двоично-дес тичные четырехразр дные счетчики, то коэффициент делени  .Кдрдтакого устройства определ етс  формулой п где К коэффициент делени  счетчиков I-i соответственно. Счетчики 1-1, 1-2 и 1-3 работают на сложение, а остальные - на вычитание . Коэффициент делени  К св зан с числом N- установки счетчиков в исходное состо ние следующими выражени ми: 10-N,. где N. в двоично-дес тичном Число N; может принимать значени  О, ..., 9, Если за период выходного сигнала делител  10/11 первого и второго счетчика импульсов работают с коэффициентом делени  10, то общий коэффициент делени  устройства будет кратным iOO. Дл  того, чтобы получить коэффициент делени  К и К2, отличные от нул , достаточно, чтобы счетчики 1-1 имели NJ, циклов и N циклов ссответственно коэффициент делени  I1. Коэффициенты делени  счетчиков 1-1 и 1-2 определ ютс  кодами, поступающими на входы дешифраторов. Количество циклов N и N с коэффициентом делени  11 дл  счетчиков 1- и J-2 численно равно их коэЛфшиентам елени . Подсчет циклов с коэффициентом делени  1I как первой, так и второй декад осуществл ет счетчик 1-3. Поскольку счетчик 1-3 может быть установлен в любое состо ние от 0000 до 1001 в зависимости от коэффициента Kj, то переключение первых двух счетчиков импульсов на счет с коэффи циентом делени  11, а следовательно, и подсчет циклов осуществл етс  толь ко после того, как все разр ды треть его счетчика импульсов установ тс  да нулевое состо ние. Делитель работает следующим образом . Входна  последовательность импуль сов с частотой fg и периодом Т по ступает на вход счетчика 1-1. С его выхода снимаетс  сигнал, близкий к меандру с частотой следовани  f fg /10 или f f д /1 I. Это позвол ет без дополнительных согласу ющих устройств сигнал с частотой f подать на вход счетчика 1-2, быстродействие которого в дес ть раз , ниже быстродейтсви  счетчика 1-1. С выхода счетчика 1-2 сигнал, также близкий к меандру, с частотой f или fj поступав- - ма счетный вход счетчика 1-3, что позво л ет снизить на пор док быстродейст .вие счетчика 1-3 по отношению к счетчику 1-2. Если импульсом в счетчик 1-3 записано число четыре, то на выходе четвертого разр да этого счетчика импульсов будет сигнал с укороченным начальным импульсом (при записи большего числа импульс еще короче), Поэтому в устройстве-прототипе четвертый и последующие счетчики импуль сов следует выбирать такого же быстродействи , как и третий. В данном устройстве импульс с выхода четверто го разр да счетчика 1-3 расшир етс , что позвол ет снизить требуемое быстродействие с четвертого по п-й счетчиков импульсов. Расгаирение этих импульсов осуществл етс  следующим образом. Триггер 9 устанавливаетс:  в исходное состо ние положительным импульсов с выхода элемента 12, пред ставл ющего собой инверсию, импульса записи, поступающего в счетчик 1-3, а импульс с дешифратора 8, по вл ющийс  при обнулении всех разр дов счетчика 1-3, опрокидьтает триггер 9, в результате чего формируетс  импульс , при поступлении которого одновременно с выходным импульсом четвертого разр да счетчика 1-3 на элемент 11 образуетс  последовательност импульсов с раегаиренным начальным импульсом. Дл  ускорени  момента начала первого импульса на третий вход элемента 11 подаетс  импульс с йыхода переноса третьего счетчика импульсов . Импульсы с инверсного выхода элемента 11 поступают на вход синхронизации счетчиков 1-4, ..., 1-п. Импульсы с выходом переноса каждого из этих счетчиков импульсов поступают на вход переноса последующего счетчика импульсов, а выход переноса счетчика 1-п поступает на вход элемента 12. Если на другие входы этого элемента поступают отрицательный импульс с выхода переноса счетчика 1-3 и нулевой потенциал с -выхода триггера 9, то на выходе элемента 12.формируетс  импульс записи начального числа в счетчик 1-3. Поскольку счетчики 1-4,..., 1-п вы .бираютс  с низким быстродействием, то импульс записи дп  них расгаир етс  с помощью триггера 13, который запускаетс  по R-входу импульсом записи с инверсного выхода элемента 12 и сбрасываетс  по положительHcwy фронту импульса, поступающего на его S-вход с выхода элемента 11. Управление коэффи1 иентом делени  .счетчиков 1-1 и 1-2 осуществл етс  следующим образом. I В момент обнулени  всех разр дов счетчика 1-3 импульсы с выхода дешифратора 8 поступают на вход элемента 10, на другой вход которого поступают импульсы с -выхода триггера 9, в результате чего на выходе элемента 10 формируетс  положительный импульс, запускающий по R-входу триггеры А и 5, которые сбрасываютс  импульсами с выходов дешифраторов 2 и 3,соответственно, в момент совпадени  кода разр дов счетчика Qj,..., Q. с кодами установки В.,,... В и А,..., А соответственно. При этом на выходе элемента 10 и, следовательно , на выходах триггеров 4 и 5 формируетс  только по одному импульсу 1за полный цикл работы устройства. При по влении на Q-выходе триггера 4 отрицательного импульса счетчик 1-2 делит на 11 частоту импульсов, поступающих на его вход,а по окончании этого импульса - на 10. Счетчик 1-1 вьтолн ет деление на 11 только один цикл за один цикл работы счетчика 1-2. Процесс формировани  импульсов управлени  коэффициентом делени  счетчика 1-1 происходит следукицим образом. На элемеит 6 поступают импульсы с О-выхода счетчика 1-2 и задержанные с помощью эле мента 7 импульсы с И -выхода этого же счетчика импульсов, в результате чего на выходе элемента 6 формируетс  последовательность импульсов, котора  проходит на вход управлени  счетчика 1-1 только во врем  наличи  импульса, поступающего на третий вход элемента 6с и - выхода триггера 5. Длительность импульса управ лени , определ ема  временем задерж ки на элементе 7, выбираетс  равной периоду импульсов на выходе счетчика 1-1, Задержка поступлени  импульсоэ управлени  на счетчики 1-1 и Н2 зависит от схемы этих счетчиков. Например , при использовании микросхем типа К193ИЕ 2 или К193ИЕ 3 импульсы управлени  могут быть задержа1Ш не более чем на семь периодов сигнала, пост5гпакщего на их вход. Счетчики 1-1 и 1-2 могут иметь и другие коэффициенты делени . Остальные счетчики импульсов также не об зательно должны выбиратьс  двоично-дес тичными . Например, при использовании двоичных счетчиков импульсов можно сократить их общзпо .разр дность без снижени  диапазона, изменени  коэффициентов, делени  Использование данного изобретени  позвол ет упростить устройство за счет исключени  многовходовых блоков опознавани  и дешифратора нул , а также заменить JK-трнггеры на более простые, экономичные и быстродействующие RS-триггеры. Кроме того, оно позвол ет уменьшить на пор док быстродействие с четвертого по п-й счетчиков .импульсов, что он, жает потребление энергии.и, как правило , снижает его стоимость. Бели, например, при работе устройства-прототипа с частотой входного сигнала до 200-500 МГц в качестве счетчиков с третьего по п-й приходитс  использовать микросхемы типа К155ИЕ 7 или К133ИЕ7, каадый из которых потребл ет ток около 100 мА, то в данном устройстве при работе на той же частоте входного сигнала используетс  только один третий счетчик на микросхеме такого типа, ас четвертого по п-й счетчики импульсов возможно выполнить на менее быстродействующих элементах, например К564ИЕ 14, потребл ющих ток ие более. 1 мА. Аналогичное сокращение потребл емой мощиости достигаетс  за счет замены не меиее быстродействующую ceptfio элементов регистров пам ти, вход щих в составделителей дл  хранени  кодов начальной установки счетчиков импульсов. Таким образом, в зависимости от числа счетчиков п и частоты входного сигнала обеспечиваетс  снижение потребл емой мощности более чем в 3 раза по сравнению с базовым объектом , выполненным по схеме прототипа

1-1

Lrfr

-с ,,

11адн

1

ЛШЪтРТ ъ

в

1Ь

-J

т

г

ts-t.

(t-f

S 9-i

Щ

f-#

- л

«ч

4 -«

-, М -К)

г« V-lfJ

«)

еуг

Claims (1)

1. ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ С ПЕРЕМЕННЫМ КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ, содержащий две цепи из последовательно соединенных с первого по третий и с третьего по η -й счетчиков импульсов, два триггера управления, триггер записи, триггер начала счета, два дешифратора циклов и дешифратор нуля, Q-выходы третьего счетчика импульсов соединены с соответствующими первыми входами первого и второго дешифраторов циклов, вторые входы которых соединены с соответствующими первыми информационными входами делителя, а вторые информационные входы соединены с соответствующими информационными входами с третьего по η-й счетчиков импульсов, выход первого триггера управления · соединен с управляющим входом второго счетчика, импульсов, а выход триггера записи соединен с входами разрешения установки с четвертого по η-й счетчиков импульсов, отличающийс я тем, что,с целью упрощения и снижения потребляемой мощности, в не“ го введены первый и второй элементы ИЛИ, первый и второй элементы И и элемент задержки, при этом выходы первого и второго дешифраторов циклов подключены к 5-входам соответственно первого и второго триггеров управления, инверсный выход второго триггера управления подключен к первому входу первого элемента ИЛИ, второй вход которого подключен к прямому выходу второго счетчика импулг^сов, инверсный выход которого через элемент задержки подключен к третьему входу первого элемента ИЛИ, выход которого подключен к управляющему входу первого счетчика импульсов, а выходы разрядов третьего счетчика импульсов подключены к соответствующим входам дешифратора нуля, выход которого подключен к первому входу первого элемента И, второй вход которого подключен к инверсному выходу триггера начала счета, прямой выход которого подключен к первому входу второго элемента И, второй вход которого подключен к выходу четвертого разряда третьего счетчика импульсов., выход переноса которого подключен К первому входу второго элемента ИЛИ и третьему входу второго элемента И, инверсный выход которого подключен к входам синхронизации с четвертого по η-й счетчиков импульсов, выход второго элемента И подключен к 5-входу триггера записи, р -вход которого соединен с R-входом триггера начала счета и инверсным выходом второго элемента ИЛИ, второй вход которого подключен к инверсному выходу триггера начала счета, а выход переноса η-го счетчика импульсов подключен к третьему входу второго элемента ИЛИ, выход ко- торого подключен к входу разрешения установки третьего счетчика импульсов, а R-входы пер вого и второго триггеров управления подключены к выходу первого элемента И.