SU1262519A1 - Устройство дл логической обработки информации - Google Patents

Устройство дл логической обработки информации Download PDF

Info

Publication number
SU1262519A1
SU1262519A1 SU843826645A SU3826645A SU1262519A1 SU 1262519 A1 SU1262519 A1 SU 1262519A1 SU 843826645 A SU843826645 A SU 843826645A SU 3826645 A SU3826645 A SU 3826645A SU 1262519 A1 SU1262519 A1 SU 1262519A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
inputs
group
elements
Prior art date
Application number
SU843826645A
Other languages
English (en)
Inventor
Эдуард Викторович Лысенко
Владимир Андреевич Дергачев
Михаил Никифорович Артеменко
Андрей Николаевич Аникин
Леонид Филиппович Куйдин
Original Assignee
Харьковский Ордена Ленина Авиационный Институт Им.Н.Е.Жуковского
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Харьковский Ордена Ленина Авиационный Институт Им.Н.Е.Жуковского filed Critical Харьковский Ордена Ленина Авиационный Институт Им.Н.Е.Жуковского
Priority to SU843826645A priority Critical patent/SU1262519A1/ru
Application granted granted Critical
Publication of SU1262519A1 publication Critical patent/SU1262519A1/ru

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

Изобретение относитс  к вычислительной технике, а именно к специализированным устройствам дл  решени  логических уравнений. Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет реализации возможности решени  логических уравнений. Устройство содержит двоичный счетчик 3, п групп элементов И, операционное устройство 5, блок 6 сравнени , триггер 7, два элемента 8,9 НЕ, два индикатора 10,11, генератор импульсов 12, элемент И 13. (/)

Description

Изобретение относите к вычислительной технике, а именно к специализированным устройствам дл  решени  логических уравнений. Цель изобретени  - расширение функциональных возможностей устройства за счет реализации возможности решени  логических уравнений. На фиг.1 представлена блок-схема устройства; на фиг.2 - блок-схема группы элементов И; на фиг.З - блоксхема операционного устройства; на фиг,4 - блок-схема блока сравнени . Устройство содержит входные шины коэффициентов уравнени . 1 J I гч. Jj. jr c u iiV-iiijrj. h4l входна  шина правой части уравнени  шину 2 результата, двоичный счетчик 3, группы с первой по п-ю 4; -4 элементов И, операционное устройство 5, блок 6 сравнени , триггер 7, первый элемент НЕ 8, второй элемент НЕ индикаторы 10 и 11, генератор 12 импульсов, элемент И 13, сумматоры 14 -14| по модулю 2, выходы 15 опера ционного устройства, элементы РАВНОЗНАЧНОСТЬ 1 6, -1 6;, элемент И 1 7 . Устройство работает следующим образом . Устройство предназначено дл  реш ни  логических уравнений вида где AI - i-oe m-разр дное двоичное слово; п - количество двоичных слов и соответственно количество переменных; е{о,1}; В - двоичное слово, соответствую щее правой части уравнени . Решение уравнени  заключаетс  в определении множеств х |х , ..., 1,} удовлетвор ющих этому условию. На шины 1 -1 .подаютс  соответственно двоичные слова А, ,.«,, шину 1 подаетс  двоичное слово В, (j-ый разр д всех двоичных слов, имеющий вес 2j., подаетс  на j-ый разр д соответствующей информационно шины, j 1, га), В исходном состо нии триггер 7 находитс  в состо нии 1, двоичный счетчик 3 в состо нии О,.,О, На n+1-oM выходе двоичного счетчика сигнал t), на выходе элемента НЕ 9 - поэтому после вклю чени  генератора 12 импульсов с его выхода через элемент И 13 импульсы поступают на счетный вход даоичного счетчика 3, мен   его состо ние. Значение i-ro разр да двоичного счетчика 3 соответствует значению х. Если х 1, то открываетс  группа элементов И,4 и на вход операционного устройства 5 поступает двоичное слово А., если х i 0. Операционное устройство 5 вычисл ет выражение С- ЗЭХ.д. путем поразр дного сложени  по модулю 2 соответствующих разр дов, поступающих на его входы двоичных чисел. Блок 6 сравнени  производит поразр дное сравнение числа С и В, При В С на выходе блока 6 сравнени  формируетс  сигнал 1, сбрасывающий Триггер 7 в нулевое состо ние. При этом закрываетс  элемент И 13 и импульсы не проход т на счетный вход двоичного счетчика 3 и не мен ют его состо ни , В процессе решени  могут быть два случа , 1,Решение уравнени  существует. Три этом индикатор 1 1 сигнализирует о наличии решени  и значение разр дов на шине 2 результата соответствует значени м X , 2,Решени  нет, В этом случае после перебора всех 2 вариантов двоичный счетчик 3 на п+1-ом выходе формирует сигнал 1, при этом индикатор 10 сигнализирует об отсутствии решени , через элемент НЕ 9 на вход элемента И 13 поступает сигнал О, закрывающий поступление импуль- сов на счетный вход двоичного счетчика 3, Рассмотрим работу устройства на конкретном примере. Пусть п 3, m 4, Двоичные числа соответстсвенно равны: А, 0001, ,j 0101, Aj - 1100, В 0100, что иллюстрирует процесс поиска решени  (значени  сигналов на выходах блоков устройства дл  каждого состо ни  двоичного счетчика). Предложенное устройство позвол ет автоматизировать процесс решени  логических уравнений и, следовательно, сократить сроки проектировани  дискретных устройств,

Claims (1)

  1. Формула изобретени 
    Устройство дл  Логической обработки информации, содерлсащее двоичный счетчик, п групп из m элементов И и блок сравнени , отличающеес   тем, что, с целью расширени  функциональных возможностей за счет реализации возможности решени  логических уравнений, оно содержит лперационное устройство, триггер, первый и второй элементы НЕ, первый и второй индикаторы и элемент И, первые входы га элементов И i-й группы (i 1,2, ,.,,п) подключены к входной шине iго коэффициента решаемого уравнени , а вторые - к i-му информационному выходу счетчика и к шине результата устройства, вьгходы п элементов И i-й группы подключены к i-й группе га входов операционного устройства, состо щего из m сумматоров по модулю
    2, при этом j-й вход (J 1, 2,..., т) i-й группы входов операционного устройства подключен к i-му входу j-ro сумматора по модулю два, выходы суьматоров по модулю два образуют выход, операционного устройства и подключены к первой группе входов блока сравнени , втора  группа входов которого подключена к входной шине значений правой части уравнени , а выход - к счетному входу триггера, выход которого подключен к входам первого индикатора и первого элемента НЕ, выход которого подключен к первому входу элемента И, второй вход которого подключен к выходу второго элемента НЕ, вход которого подключен к (п+)-му информационному выходу счетчика и входу второго индикатора, третий вход элемента И подключен к тактовому входу устройства, а выход к счетному входу счетчика.
    // УЧ
    In
    л
    Фиг.
SU843826645A 1984-12-19 1984-12-19 Устройство дл логической обработки информации SU1262519A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843826645A SU1262519A1 (ru) 1984-12-19 1984-12-19 Устройство дл логической обработки информации

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843826645A SU1262519A1 (ru) 1984-12-19 1984-12-19 Устройство дл логической обработки информации

Publications (1)

Publication Number Publication Date
SU1262519A1 true SU1262519A1 (ru) 1986-10-07

Family

ID=21152080

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843826645A SU1262519A1 (ru) 1984-12-19 1984-12-19 Устройство дл логической обработки информации

Country Status (1)

Country Link
SU (1) SU1262519A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 746531, кл. G 06 F 15/20, 1979. Авторское свидетельство СССР № 482749, кл. G 06 F 15/20, 1976. Авторское свидетельство СССР № 760108, кл. С 06 F 15/20, 1979. 11 Iff П Тг- I I гШ.. А *

Similar Documents

Publication Publication Date Title
SU1262519A1 (ru) Устройство дл логической обработки информации
SU1275762A1 (ru) Делитель частоты следовани импульсов
RU1777138C (ru) Устройство дл распределени заданий между ЭВМ
SU855652A1 (ru) Устройство дл сравнени чисел
SU1444760A1 (ru) Устройство дл возведени в квадрат последовательного р да чисел
SU928342A1 (ru) Устройство дл сортировки чисел
SU1269143A1 (ru) Устройство дл ввода информации
SU1130858A1 (ru) Преобразователь двоичного кода в двоично-дес тичный
SU1120321A1 (ru) Устройство дл извлечени корн седьмой степени
SU625203A1 (ru) Преобразователь параллельного двоичного кода в число-импульсный код
SU1043636A1 (ru) Устройство дл округлени числа
SU1383345A1 (ru) Логарифмический преобразователь
SU1156251A1 (ru) Многокаскадный счетчик с контролем
SU1529444A1 (ru) Двоичный счетчик
SU913367A1 (ru) Устройство для сравнения двоичных чисел 1
SU830359A1 (ru) Распределитель
SU1756881A1 (ru) Арифметическое устройство по модулю
SU1319028A1 (ru) Цифровой умножитель частоты следовани импульсов
SU1148116A1 (ru) Многовходовое счетное устройство
SU485502A1 (ru) Регистр сдвига
SU1615702A1 (ru) Устройство дл нумерации перестановок
SU1387016A1 (ru) Цифровой фильтр
SU397907A1 (ru) УСТРОЙСТВО дл ВОЗВЕДЕНИЯ В КВАДРАТ ЧИСЕЛ, ПРЕДСТАВЛЕННЫХ В УНИТАРНОМ КОДЕ
SU896616A1 (ru) Устройство дл взаимной нормализации двоичных чисел
SU1439565A1 (ru) Генератор функций хаара