Изобретение С4лосктсл к устройствам автоматики и вычислительной техники, а более конкретно к преобразовател м кодов, и может быть использовано при построении цифровых след щих систем, в цепи обратной св зи которых используетс преобразователь типа перемещение-код . Известен преобразователь кода Гре в двоичный код, содержащий сдвигающий регистр, триггер счета, элемент И, распределитель и чейку запрета tl. Недостатком известного преобразовател вл етс низкое быстродействие. Наиболее близким к предлагаемому вл етс преобразователь кода Гре , содержащий распределитель , выходной регистр, входные поразр дные элементы И, выходы которых подключены к соответствующ- входам установки 1 выходного регистра, выходные поразр дные схемы И, входы которых соединены с еди ничными выходами соответствующих разр дов выходного регистра, дополнительный элемент И, триггер счета, элемент задержки, вход которого соединен с шиной помчи кода Гре , а выход - Со счетным входом триггера счета, причем управл ющие выходы распределител соединены со входами входных поразр дных элементов И, со входом дополнительного элемента И, со входами всех выходных поразр дных элементов И исо входами установки О всех разр дов-выходного регистра, единичный выход триггера счета соединен со входом дополнительного элемента И и со входами входных поразр дных элементов И, выход дополнительного элемента И соединен со счетными входами всех разр дов выходного регистра, а выходы выходных поразр дных элементов И подключены к соответствующим щинам вьщачи двоичного кода устройства . 2 J . Недостатком устройства вл етс также относительно невысокое быстродействие. Цель изобретегш - повьпиение быстродействи преобразовател . Поставленна цель достигаетс тем, что в преобразователь кода Гре в параллельный двоичный код, содержащий распределитель на п выходов, выходной регистр, информационные входы всех разр дов которого, кроме младшего, подключены к выходам элементов И входной группы, первые входы которых объединены и подключены к пр мому выходу счетного триггера, счетный вход которого через элемент задержки подключен ко входу преобразовател , п-ный выход распределител подключен к управл ющим входам выходного регистра, вторые входы элементов И входной группы подключены к соответствующим, выходам распределител , первый дополнительный элемент И, первый вход которого соединен с (n-l)-M выходом распределител , а второй вход - с единичным выходом счетного триггера ,первые входы элементов И первой выходной . группы соединены с единичными выходами соответствующих разр дов выходного регистра, введены втора выходна группа элементов И, первые входы которых соединены с нулевыми выходами соответствующих разр дов выходного регистра, второй дополнительный элемент И, первый вход которого соединен с первым входом первого дополнительного элемента И, а второй вход подключен к нулевому выходу счетного триггера, управл ющий вход которого подключен к п-му выходу распределит;ел , вторые входы элементов И первой и второй выход ных групп объединены и подключены к выходам соответственно второго и первого дополнительных элементов И, первые входы элементов ИЛИ группы подключены к выходам соответствующих элементов И выходной группы, вторые входы - к выходам соответствующих элементов И первой выходной группы, а выходы элементов ИЛИ группы вл ютс выходами преобразовател . Блок-схема предлагаемого устройства приведена на чертеже. Устройство содержит распределитель 1, выходной регистр 2, элемент 3 задержки, счетный триггер 4, входные блоки элементов И старщих
разр дов 5-7 (входной элемент И младшего разр да отсутствует), первый 8 и второй 9 дополнительные элементы И, выходные 10-13 и добавочные 14-17 блоки элементов И и поразр дные элементы ИЛИ 18-21. Управл ющие j выходы 22-24 распределител 1 соединены соответственно со входами входных блоков элементов И 5-7, уцравл ющий выход 25 соединен со входом 26 первого 8 и со входом 27 второго 9 дополнительных элементов И, а зшравл ющий выход 28 распределител 1 подключен ко входам установки О всех разр дов выходного регистра 2 и ко входу установки О триггера 4 счета. Вход элемента 3 задержки .соединен с шиной 29 подат кода Гре , а выход - со счетным входом счетного, триггера 4. Нулевой выход 30 счетного триггера 4 подключен ко входу 31 второго дополнительного элемента И 9 а единичный выход 32 счетного триггера 4 7
нал, соответствующий второму разр ду кода Гре . Импульсом второго такта с выхода 22 через блок 5 во второй разр д регистра 2 записываетс состо ние триггера 4, вызванное приходом
р да регистра 2 всегда находитс в нулевом состо нии ) . После этой записи на счетном входе триггера 4 по вл етс сигнал, соответствующий второму разр ду кода Гре (уже прошедший через элемент 3 задержки). Состо ние триггера 4 счета, вызванное действием этого сигнала, импульсом третьего такта с выхода 23 через блок 6 записываетс в третий разр д регистра 2. Одновременно с импульсом третьего такта на вход элемента 3 задержки поступает сигнал, соответствующий третьему разр ду кода Гре . Пройд элемент 3 задержки, данный сигнал по вл етс на счетном входе триггера 4 счета Сисю шие 4 ко входу 33 первого дополнительного элемента И 8 и ко входам всех входных блоков элеменч тов И 5-7. Выходы входных блоков элементов И 5-7 соединены со входами установки 1 соответствующих разр дов выходного регистра 2. Единичные выходы всех разр дов выходного регистра 2 соединены со входами соответствующих выходных элементов И 10-13, а нулевые выходы всех разр дов выходного регистра 2 - со входами соответствующих добавочных элементов И 14-17. Выход первого дополнительного элемента И 8 подключен ко входам всех добавочных элементов 1 14-17, а выход второго дополнительного элемента И 9 - ко входам всех выходных блоков элементов И 10-13. Выходы выходных блоков элементов И 10-13 и выходы добавочных элементов И 14-17 через соответствующие поразр дные элементы ИЛИ 18-21 подключены кг шинам 34-37 вьщачи двоичного кода устройства. Устройство работает следующим образом, В первом такте на выходе 28 распределител 1 по вл етс импульс, устанавливающий все триггеры выходного регистра 2, а также тригrep 4 счета в исходное нулевое состо ние. Одновременно с этим импульсом с шины 29 на вход элемента 3 задержки поступает сигнал, соответствующий первому (младшему) разр ду кода Гре : задержка его поступлени на счетный вход триггера 4 счета не превышает периода следовани тактовых импульсов с распределител 1, т.е. кодовые сигналы поступают на счетный вход триггера 4 счета в промежутках между подачей импульсов-с распределител 1. После прохождени элемента 3 задержки сигнал, соответствующий первому разр ду кода Гре , по вл етс на счетном входе триггера 4. Затем на вход блока 5 подаетс второй тактовый импульс с выхода 22 распределител 1. Одновременно с ним на вход элемента 3 задержки приходит сигна его счетный вход сигнала первого (младшего ) разр да кода Гре (триггер младшего раэпоследнего , вызванное по влением на его счетном входе сигнала третьего разр да, импульсом четвертого такта с выхода 24 через блок 7 запи сываетс в четвертый.разр д регистра 2. Одновременно с импульсом четвертого такта на вход элемента 3 задержки поступает сигнал, соответствующий четвертому (старшему) разр ду кода Гре . Пройд через элемент 3 задержки, данный сигнал по вл етс на счетном входе триггера 4 счета. После этого с выхода 25 распределител 1 на входы 26 и 27 элементов 8 и 9 подаетс п тьш (последний) тактовый импульс. Если к этому времени триггер 4 счета хранит О (что представл ет собой результат сложени по модулю два всех разр дов кода Гре ), то задействует его выход 30 и срабатьтает элемент И 9. Возникающий на выходе последнего сигнал поступает, на входы выходных элементов И 10-13, в результате чего через поразр дные элементы ИЛИ 18-21 на шины 34-37 проходит пр мой код числа, записанного в регистре 2 (т.е. на шины 34-37 поступают сигналы с единичных выходов регистра 2). Если же к моменту поступлени п того тактового импульса с распределител 1 триггера 4 счета хранит 1 (что представл ет собой результат сложени по модулю два всех разр дов кода Гре ), то задействует его выход 32 и срабатывает элемент И 8. Возтакающий на выходе последнего сигнал поступает на входы добавочных элементов И 14-17, в результате че го через поразр дные элементы ИЛИ 18-21 на шины 34-37 проходит обратный код числа, записанного в регистре 2 (т.е. на шины 34-37 поступают сигналы с нулевых выходов разр дов регистра 2). С шин 34-37 полученный параллельный двоичный код может быть подан на другое устрГой ство, например на вход вычислительной машины Таким образом, в предлагаемом устройстве дл преобразовани п-разр дного кода Гре в параллельный двоичный код требуетс всего (п + 1) такт (т.е. (п -ь 1) временный интервал, что на два такта меньше, чем в известной схеме . Это достигаетс тем, что в предлагаемом преобразователе исключен такт инвертировани содержимого регистра 2, а также совмещением момента подачи первого (младшего) разр да кода Гре с первым тактом (с тактом установки регистра 2 в исходное нулевое состо ние). В итоге увеличиваетс быстродействие преобразовате л кода Гре в параллельный двоичный код. Формула и бретени Преобразователь кода Гре в параллельный двоичный код, содержащий распределитель на п выходов, выходной регистр, информационные входы всех разр дов которого, кроме младшего , подключены к выходам элементов И входной группы, первые входы которых объединены и подключены к пр мому выходу счетного триггера, счетный вход которого через элемент задержки подключен ко входу преобразовател , п-ный выход распределител подключен к управл ющим входам выходного регистра, вторые входы элементов И входной группы подключены к соответствующим выходам распределител , первый дополнительный элемент И, первь1й вход которого соединен с (п-1)-м выходом распределител , а второй вход - с единичным выходом счетного триггера, первые входы элементов И первой выходной группы соединены с единичными выходами соответствующих разр дов выходного регистра, отличающийс тем, что, с целью повьш1ени быстродействи в него введены втора выходна группа элементов И, первые входы которых соединеиы . с нулевыми выходами соответствующих разр дов выходного регистра, второй дополнительный элемент И, первый вход которого соединен с первым входом первого дополнительного элемента И, а второй вход подключен к нулевому выходу счетного триггера, управл ющий вход которого подключён к п-му выходу распределител , вторые входы элементов И первой и второй выходных групп объединены и подключены к выходам соответственно второго и первого дополнительных элементов И, первые входы злементов ИЛИ группы подключены к выходам соответствующих элементов И второй выходной группы, вторые входы - к выходам соответствующих элементов И первой выходной группы, а выходы элементов ИЛИ группы вл ютс выходами преобразовател . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР N 193787, л. G 06 F 5/02, 18.02.66. 2.Авторское свидетельство СССР N 431512, л. G 06 F 5/02, 22.08.72 (прототип).
J7 36 iS у, 2i Ь/ Г/д js